《数电课后答案解析康华光第五版（完整)》由会员分享，可在线阅读，更多相关《数电课后答案解析康华光第五版（完整)（13页珍藏版）》请在金锄头文库上搜索。
1、. 第一章 数字逻辑习题11数字电路与数字信号 图形代表的二进制数010110100114一周期性数字波形如图题所示,试计算：1周期；2频率；3占空比例MSBLSB0 1 2 11 12 ms解：因为图题所示为周期性数字波,所以两个相邻的上升沿之间持续的时间为周期,T=10ms频率为周期的倒数,f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比,q=1ms/10ms*100%=10%1.2数制将下列十进制数转换为二进制数,八进制数和十六进制数要求转换误差不大于2127 42.718解：2127D=-1=10000000B-1=1111111B=177O=7FH42.71
2、8D=B=O=H1.4二进制代码将下列十进制数转换为8421BCD码：143 3254.25解：43D=01000011BCD试用十六进制写书下列字符繁荣ASC码的表示：P281+ 2 3you 43解：首先查出每个字符所对应的二进制表示的ASC码,然后将二进制码转换为十六进制数表示。1+的ASC码为0101011,则00101011B=2BH2的ASC码为1000000,B=Hyou的ASC码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,7543的ASC码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法在图题
3、1. 6.1中,已知输入信号A,B的波形,画出各门电路输出L的波形。解: 为与非, 为同或非,即异或第二章 逻辑代数 习题解答 用真值表证明下列恒等式AB=AB+AB解：真值表如下ABAB+AB0001011011000010100001100111由最右边2栏可知,与+AB的真值表完全相同。 用逻辑代数定律证明下列等式解： 用代数法化简下列各式解：解：解： 画出实现下列逻辑表达式的逻辑电路图,限使用非门和二输入与非门 已知函数LA,B,C,D的卡诺图如图所示,试写出函数L的最简与或表达式解： 用卡诺图化简下列个式1解：6解：7解: 已知逻辑函数,试用真值表,卡诺图和逻辑图限用非门和与非门表示
4、解:1由逻辑函数写出真值表ABCL000000110101011110011011110111102由真值表画出卡诺图3由卡诺图,得逻辑表达式用摩根定理将与或化为与非表达式4由已知函数的与非-与非表达式画出逻辑图 第三章习题3.1 MOS逻辑门电路根据表题3.1.1所列的三种逻辑门电路的技术参数,试选择一 种最合适工作在高噪声环境下的门电路。表题 逻辑门电路的技术参数表VOL/V逻辑门A2.4 0.4 2 0.8 逻辑门B 3.5 0.2 2.5 0.6 逻辑门C 4.2 0.2 3.2 0.8解：根据表题所示逻辑门的参数,以及式3.1.1和式3.1.2,计算出逻辑门A的高电平和低电平噪声容限
5、分别为：=2.4V2V=0.4V=0.8V0.4V=0.4V同理分别求出逻辑门B和C的噪声容限分别为:=1V=0.4V=1V=0.6V电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门C根据表题3.1.3所列的三种门电路的技术参数,计算出它们的延时-功耗积,并确定哪一种逻辑门性能最好表题 逻辑门电路的技术参数表逻辑门A 1 1.2 16 逻辑门B 5 6 8逻辑门C 10 10 1解:延时-功耗积为传输延长时间与功耗的乘积,即DP=tpdPD根据上式可以计算出各逻辑门的延时-功耗分别为 =*16mw=17.6*J=17.6PJ同理得出:=44PJ=10PJ,逻辑门的DP值愈小,表明它的特
6、性愈好,所以逻辑门C的性能最好. 为什么说74HC系列CMOS与非门在+5V电源工作时,输入端在以下四种接法下都属于逻辑0: 输入端接地; 输入端接低于1.5V的电源; 输入端接同类与非门的输出低电压0.1V; 输入端接10k的电阻到地.解:对于74HC系列CMOS门电路来说,输出和输入低电平的标准电压值为:=0.1V,=1.5V,因此有: =0=1.5V,属于逻辑门0 1.5V=,属于逻辑门0 0.1=1.5V,属于逻辑门0由于CMOS管的栅极电流非常小,通常小于1uA,在10k电阻上产生的压降小于10mV即0.01V=1.5V,故亦属于逻辑0.求图题3.1.7所示电路的输出逻辑表达式.解:
7、图解所示电路中L1=,L2=,L3=,L4实现与功能,即L4=L1L2L3,而L=,所以输出逻辑表达式为L= 图题3.1.9表示三态门作总线传输的示意图,图中n个三态门的输出接到数据传输总线,D1,D2,Dn为数据输入端,CS1,CS2CSn为片选信号输入端.试问: CS信号如何进行控制,以便数据D1,D2, Dn通过该总线进行正常传输; CS信号能否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? 如果所有CS信号均无效,总线处在什么状态?解: 根据图解可知,片选信号CS1,CS2CSn为高电平有效,当CSi=1时第i个三态门被选中,其输入数据被送到数据传输总线上,根
8、据数据传输的速度,分时地给CS1,CS2CSn端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上.CS信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为0又为1.如果所有CS信号均无效,总线处于高阻状态. 试分析3.1.12所示的CMOS电路,说明它们的逻辑功能 A B C D解：对于图题a所示的CMOS电路,当=0时, 和均导通,和构成的反相器正常工作,L=,当=1时,和均截止,无论A为高电平还是低电平,输出端均为高阻状态,其真值表如表题解3.1.12所示,该电路是低电平使能三态非门,其表示符号如图题解3.1.12a所示。图题b所示CMOS电
9、路,=0时,导通,或非门打开,和构成反相器正常工作,L=A；当=1时,截止,或非门输出低电平,使截止,输出端处于高阻状态,该电路是低电平使能三态缓冲器,其表示符号如图题解3.1.12b所示。 同理可以分析图题c和图题3.1.12d所示的CMOS电路,它们分别为高电平使能三态缓冲器和低电平使能三态非门 ,其表示符号分别如图题3.1.12c和图题3.1.12d所示。AL00101010高阻11a AL00001110高阻11高阻bENAL00高阻01高阻100111cAL00101010高阻11高阻d 为什么说TTL与非门的输入端在以下四种接法下,都属于逻辑1：1输入端悬空；2输入端接高于2V的电
10、源；3输入端接同类与非门的输出高电压3.6V；4输入端接10k的电阻到地。解：1参见教材图电路,当输入端悬空时,T1管的集电结处于正偏,Vcc作用于T1的集电结和T2,T3管的发射结,使T2,T3饱和,使T2管的集电极电位Vc2=VcEs2+VBE3=0.2+0.7=0.9V,而T4管若要导通VB2=Vc2VBE4+VD=0.7+0.7=1.4V,故T4截止。又因T3饱和导通,故与非门输出为低电平,由上分析,与非门输入悬空时相当于输入逻辑1。2当与非门输入端接高于2V的电源时,若T1管的发射结导通,则VBE10.5V,T1管的基极电位VB2+ C1=2.5V。而VB12.1V时,将会使T1的集
11、电结处于正偏,T2,T3处于饱和状态,使T4截止,与非门输出为低电平。故与非门输出端接高于2V的电源时,相当于输入逻辑1。3与非门的输入端接同类与非门的输出高电平3.6V输出时,若T1管导通,则VB1=3.6+0.5=4.1。而若VB12.1V时,将使T1的集电结正偏,T2,T3处于饱和状态,这时VB1被钳位在2.4V,即T1的发射结不可能处于导通状态,而是处于反偏截止。由12,当VB12.1V,与非门输出为低电平。4与非门输入端接10k的电阻到地时,教材图的与非门输入端相当于解3.2.2图所示。这时输入电压为VI=105-0.710+4=3.07V。若T1导通,则VBI=3.07+ VBE=
12、3.07+0.5=3.57 V。但VBI是个不可能大于2.1V的。当VBI=2.1V时,将使T1管的集电结正偏,T2,T3处于饱和,使VBI被钳位在2.1V,因此,当RI=10k时,T1将处于截止状态,由1这时相当于输入端输入高电平。3.2.3设有一个74LS04反相器驱动两个74ALS04反相器和四个74LS04反相器。1问驱动门是否超载？2若超载,试提出一改进方案；若未超载,问还可增加几个74LS04门？解：1根据题意,74LS04为驱动门,同时它有时负载门,负载门中还有74LS04。从主教材附录A查出74LS04和74ALS04的参数如下不考虑符号74LS04：=8mA,=0.4mA;=
13、0.02mA. 4个74LS04的输入电流为：4=40.4mA=1.6mA,4=40.02mA=0.08mA2个74ALS04的输入电流为：2=20.1mA=0.2mA,2=20.02mA=0.04mA。 拉电流负载情况下如图题解a所示,74LS04总的拉电流为两部分,即4个74ALS04的高电平输入电流的最大值4=0.08mA电流之和为0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉电流,并不超载。 灌电流负载情况如图题解b所示,驱动门的总灌电流为1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌电流,也未超载。2从上面分析计算可知,74LS04所驱动的两类负载无论书灌电流还是拉电流均未超图题3.2.4所示为集电极门74LS03驱动5个CMOS逻
