计算机组成原理试题库(含答案) -参照

上传人:x****妹 文档编号:251655199 上传时间:2022-02-09 格式:DOCX 页数:59 大小:2.03MB
返回 下载 相关 举报
计算机组成原理试题库(含答案) -参照_第1页
第1页 / 共59页
计算机组成原理试题库(含答案) -参照_第2页
第2页 / 共59页
计算机组成原理试题库(含答案) -参照_第3页
第3页 / 共59页
计算机组成原理试题库(含答案) -参照_第4页
第4页 / 共59页
计算机组成原理试题库(含答案) -参照_第5页
第5页 / 共59页
点击查看更多>>
资源描述

《计算机组成原理试题库(含答案) -参照》由会员分享,可在线阅读,更多相关《计算机组成原理试题库(含答案) -参照(59页珍藏版)》请在金锄头文库上搜索。

1、20XX试题和答案汇编collection of questions and answers试题练习答案解析计算机组成原理试题一、单项选择题(从下列各题四个备选答案中选出一个正确答案,并将其代号写在题干前面的括号内。)1.为了缩短指令中某个地址段的位数,有效的方法是采取(C)。A、立即寻址B、变址寻址C、间接寻址 D、寄存器寻址2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是(C ) 。A64K B32KBC32K D16KB3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是(C ) 。A.21 B.17 C.19 D.204.指令系统中采用

2、不同寻址方式的目的主要是( C)。A.实现存储程序和程序控制B.可以直接访问外存C.缩短指令长度,扩大寻址空间,提高编程灵活性D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中,操作数处在(B )。A.通用寄存器B.贮存单元C.程序计数器D.堆栈6.RISC是(A)的简称。A.精简指令系统计算机 B.大规模集成电路C.复杂指令计算机 D.超大规模集成电路7CPU响应中断的时间是_ C _。A中断源提出请求;B取指周期结束;C执行周期结束;D间址周期结束。8常用的虚拟存储器寻址系统由_A_两级存储器组成。A主存辅存;BCache主存;CCache辅存;D主存硬盘。9DMA访问主存

3、时,让CPU处于等待状态,等DMA的一批数据访问结束后,CPU再恢复工作,这种情况称作_A_。A停止CPU访问主存;B周期挪用;CDMA与CPU交替访问;DDMA。10浮点数的表示范围和精度取决于_C_ 。A阶码的位数和尾数的机器数形式;B阶码的机器数形式和尾数的位数;C阶码的位数和尾数的位数;D阶码的机器数形式和尾数的机器数形式。11中断向量可提供_C_。A被选中设备的地址; B传送数据的起始地址;C中断服务程序入口地址;D主程序的断点地址。12加法器采用先行进位的目的是_C_ 。A优化加法器的结构;B节省器材;C加速传递进位信号;D增强加法器结构。13在独立请求方式下,若有N个设备,则_B

4、_。A有一个总线请求信号和一个总线响应信号;B有N个总线请求信号和N个总线响应信号;C有一个总线请求信号和N个总线响应信号;D有N个总线请求信号和一个总线响应信号。14主存和CPU之间增加高速缓冲存储器的目的是_A_。A解决CPU和主存之间的速度匹配问题;B扩大主存容量;C既扩大主存容量,又提高了存取速度;D扩大辅存容量。15在计数器定时查询方式下,若计数从0开始,则_A_。A设备号小的优先级高;B每个设备使用总线的机会相等;C设备号大的优先级高。16Cache的地址映象中,若主存中的任一块均可映射到Cache内的任一块的位置上,称作B。A直接映象;B全相联映象;C组相联映象。17直接寻址的无

5、条件转移指令功能是将指令中的地址码送入A_。APC; B地址寄存器;C累加器;DACC。18响应中断请求的条件是_B_。A外设提出中断; B外设工作完成和系统允许时;C外设工作完成和中断标记触发器为“1”时。DCPU提出中断。19主机与设备传送数据时,采用_A_,主机与设备是串行工作的。A程序查询方式;B中断方式;CDMA方式;D通道。20一个节拍信号的宽度是指_C_。A指令周期; B机器周期; C时钟周期; D存储周期。二、填空题(共20分,每空1分)1在DMA方式中,CPU和DMA控制器通常采用三种方法来分时使用主存,它们是停止 CPU访问主、周期挪用和DMA和CPU交替访问主存。2设浮点

6、数阶码为8位(含1位阶符),尾数为24位(含1位数符),则32位二进制补码浮点规格化数对应的十进制真值范围是:最大正数为2127(1-223),最小正数为2129,最大负数为2128(-21-223),最小负数为-2127 。3、虚拟存储器中常用的存储管理方式有 _页式虚拟存储_,_段式虚拟存储_,_段页式虚拟存储_。4在一个有四个过程段的浮点加法器流水线中,假设四个过程段的时间分别是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为 280ns 。5.系统总线按

7、传输信息的不同分为地址总线、_数据_、_控制_三大类。6.半导体SRAM靠_触发器_存储信息,半导体DRAM靠_电容_存储信息。7.动态RAM的刷新方式通常有_、_、_集中分散异步三种。8. CPU能直接访问cache_ 和主存_ ,但不能直接访问磁盘和光盘。二、判断题(判断下列各题的正误。对的打“”,错的打“”。每题1分,计10分) 1、存储单元是存放一个二进制信息的存贮元。2、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。3、时序电路用来产生各种时序信号,以保证整个计算机协调地工作。4、引入虚拟存储系统的目的是提高存储速度。5、方式进行外设与主机交换信息时,不需要向主机发出中

8、断请求。6、CPU以外的设备都称外部设备。7、奇偶校验可以纠正代码中出现的错误。8、用微指令的分段译码法设计微指令时,需将具有相斥性的微命令组合在同一字段内。9、CPU访问存储器的时间是由存储器的容量决定的,存储容量与越大,访问存储器所需的时间越长。10、一个更高级的中断请求一定可以中断另一个中断处理程序的执行。四、名词解释(每题2分,共10分) 1、存储程序的工作方式:将计算机需进行的工作事先编写成程序,存入计算机中,运行程序时计算机自动进行工作。2、高速缓冲存储器:介于CPU与主存之间,速度较快、容量较小、价格较贵的存储器,引入CACHE的目的是提高存储系统的速度。3、程序中断的工作方式:

9、在CPU运行主程序时,接受到非预期的中断请求,CPU暂停现行工作转向为中断请求服务,待服务完毕后回到住程序继续执行。4、系统总线:连接机器内部各大部件的信息公共通道。5、微程序:用于解释机器指令的若干条微指令的有序集合。6、(磁盘的)数据传输率:单位时间传送的二进制信息的字节数。7、DMA方式:单位时间传送的二进制信息的字节数。8、随机存取方式:一定的硬件和一定的软件组成的有机整体。五、简答题(每小题5分,共30分)1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗?为什么? 答:软件与硬件的逻辑功能是等效的,但性能不相同。2、什么是运算器?它的主要由哪几个功能部件组成?答:运算器是进行算术

10、逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。3、与RAM相比ROM有何特点?答:ROM掉电后信息不会丢失,但其中的信息只能读不能随便写。4、与程序中断控制方式相比DMA控制方式有何特点?答:速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。5、微程序控制的基本思想是:把指令执行所需要的所有控制信号存放在控制存储器中,需要时从这个存储器中读取,即把操作控制信号编成微指令,存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现,这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。6、同种类的外设部

11、设备接入计算机系统时,应解决哪些主要问题?答:数据格式、地址译码、控制信息的组织和状态信息的反馈。7、中断接口一般包含哪些基本组成?简要说明它们的作用。 答:地址译码。选取接口中有关寄存器,也就是选择了I/O设备;命令字/状态字寄存器。供CPU输出控制命令,调回接口与设备的状态信息;数据缓存。提供数据缓冲,实现速度匹配;控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。8、加快中央处理器与主存之间传输信息的措施有哪些?六、综合题1、设X=26/32,Y=-15/32,采用二进制变形补码计算X+Y补=? 并讨论计算结果。 解: 设X=26/32,Y=-15/32,采用二进制变形补码计算X+Y

12、补=? 并讨论计算结果。解:X=0.11010 Y= - 0.01111 X+Y补=0.010111 无溢出 2、00110011,10011110,求? ? 解: 00010010101111113、设有一个具有12位地址和4位字长的存储器,问:(1)该存储器能存储多少字节信息?(2)如果存储器由1K1位RAM芯片组成.需要多少片?(3)需要地址多少位作为芯片选择? (4)试画出该存储器的结构图。解:设有一个具有12位地址和4位字长的存储器,(1)该存储器能存储2K字节信息。(2)如果存储器由1K1位RAM芯片组成.需要16片。(3)需要地址2位作为芯片选择。(4) (图略)4. 某机字长1

13、6位,内存总容量为256KW,其中ROM占地址范围为00000HOFFFFH,其余地址空间为RAM。请用如下存贮芯片为该机设计一个存储器:(1) ROM、RAM的容量各为多少?(2) 该主存的地址线、数据线各为多少根?(3) 用容量为32K*16的ROM芯片和64K*16的RAM芯片构成该存储器,需要RAM和ROM芯片各几片?(4) 画出存储器结构及其与CPU连接的逻辑框图 解:(1) ROM 64K RAM 192K (2) 数据线有16根,地址线有18根。 (3) 需 ROM 2片 ,需RAM 3片。 (4) (图略) 5什么是CPU?CPU主要由哪些寄存器级的部件组成?CPU 是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。IR、PSW、GR、ALU、PC等。(图略) 6 画出单总线CPU内部框图(寄存器级),拟出加法指令ADD R1,(R2)的读取与执行流程。源寻址方式采用寄存器间址方式。解: 计算机组成原理试题(一)一、选择题(共20分,每题1分)1零地址运算指令在指令格式中不给出操作数地址,它的操作数来自_。A立即数和栈顶;B暂存器;C栈顶和次栈顶;D累加器。2_可区分存储单元中存放的是指令还是数据。A存储器

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号