《北京交通大学电气工程学院数字电子技术第四章2教学讲义》由会员分享，可在线阅读，更多相关《北京交通大学电气工程学院数字电子技术第四章2教学讲义（25页珍藏版）》请在金锄头文库上搜索。
1、增加一个控制端，控制触发器的状态随输入变化。G2S&G1QR&QG3S&G4R&CP特征方程一、基本RS (reset-set)锁存器（三）同步RS触发器1二、主从触发器由两个同步RS触发器级联而成。 从触发器主触发器 主从RS触发器的翻转只发生在CP的下降沿。特征方程QQRS1R1SCPC1SDSRDR（一）主从RS触发器21. 组成（二）主从计数触发器2. 逻辑功能R= Qn S= Qn 特征方程表明：每一个CP的下降沿都会使触发器的输出状态发生一次变化。触发器以一位二进制数方式记录CP时钟信号的个数，称其为计数触发器，也称为T 触发器。 3. 逻辑符号QQRS1R1SCPC1SDSRDR
2、QQCPCSDSRDR二、主从触发器3 每一个CP下降沿，都会使Q的状态变化，Q4Q3Q2Q1代表四位二进制数，故称该电路为四位二进制计数器。 CP信号频率每经过一个触发器频率减半， Q4输出信号的频率是输入脉冲的十六分之一，这种频率之间的关系称为“分频”。Q1是CP信号的二分频，Q4是CP信号的十六分频。 二、主从触发器51. 逻辑符号（三）主从JK触发器输入信号：J、K时钟输入：CP异步置0、置1：RD、SD （不受CP限制，低有效）输出信号：Q、QQQKJ1K1JCPC1SDSRDR二、主从触发器6由两个同步RS触发器构成CP=0：从触发器接受主触发器 状态并动作CP=1: 主触发器接受
3、激励信号 并动作主触发器从触发器1时钟CP直接作用于主触发器，反相后作用于从触发器。 忽略异步输入信号RDSD2. 逻辑功能（三）主从JK触发器二、主从触发器712. 逻辑功能（三）主从JK触发器二、主从触发器特征表 KJQn+1 00 Qn 10 0 01 1 11 8特征表 KJQn+1 00 Qn 10 0 01 1 11 3. 状态转换图和激励表 激励表 Qn Qn+1 J K 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 10状态 0状态 1J=0K=XK=0J=XJ=1K= XK=1J= X状态转换图1二
4、、主从触发器（三）主从JK触发器94. 主从JK触发器对激励信号的要求CP=1期间, 若J、K变化，触发器的状态与特征表不一致。 为了使主从触发器的逻辑功能符合特征表， 要求J、K信号在时钟CP上升沿之前输入，且一直保持到下降沿到来之后。 二、主从触发器（三）主从JK触发器101100001001QA10110101110101001二、主从触发器（三）主从JK触发器4. 主从JK触发器对激励信号的要求10111QA11（四）主从触发器JK触发器的J、K端连接在一起构成T触发器。 T 特征表 T Qn+1 0 Qn 12. 逻辑符号3. 特征表1. 组成结构JK 特征表 K J Qn+1 0
5、0 Qn 1 0 0 0 1 1 1 1QQT1TCPC1SDSRDR二、主从触发器12 激励表 Qn Qn+1 T 0 0 0 0 1 1 1 0 1 1 1 04. 状态转换图5. 特征方程0T=0T=11T=1T=0二、主从触发器（四）主从触发器13主从触发器：CP=1, 若J、K变化，触发器的状态与特征表不一致。（一）维持阻塞D触发器1. 逻辑符号输入信号：D时钟输入：CP(上升沿触发)边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发信 号的前后几个延迟时间内保持不变，便可以稳定地 根据特征表工作。 具有较强的抗干扰能力，可靠性高。 输出信号：Q、Q异步置、置：RD、SDQQD2
6、1DCPC1SDSRDRD1& 对激励信号要求严格，抗干扰能力差。三、边沿触发器14D1，CP上升沿：Qn+1101111010 011输出维持不变DD2. 逻辑功能（一）维持阻塞D触发器三、边沿触发器输出维持不变1011置1维持线置0阻塞线 0 115 Qn+1=D 特征表 D Qn+1 0 0 1 1 激励表 Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 13. 状态转换图4. 特征方程0D=1D=01D=1D=0三、边沿触发器16（二）边沿JK触发器1. 逻辑符号输入信号：J、K时钟输入：CP（下降沿触发）输出信号：Q、QQQKJ1K1JCPC1 只要在CP下降沿前一个
7、门的延迟时间J、K信号保持不变，触发器就能稳定翻转。在CP变为0后，即使J、K变化，触发器的状态不受J、K变化的影响。 三、边沿触发器171. 移位寄存器 四个D触发器的时钟接在一起，作为移位脉冲。 置0端连在一起作为清零端，加入一个负脉冲，各触发器的状态全为0。 置1端接在一起，接高电平。四、触发器的应用18数码1数码1数码2数码1数码3数码2数码1数码4数码3数码21. 移位寄存器四、触发器的应用192.由D触发器构成的四位二进制计数器 四、触发器的应用203.触发器逻辑功能变换（1）JK触发器改为D触发器JK触发器特征方程：D触发器特征方程：JDD比较得：QQKJ1K1JCPC11D四、
8、触发器的应用21（2）D触发器改为JK触发器D触发器特征方程：JK触发器特征方程：比较得：若用与非门实现，则： 3.触发器逻辑功能变换四、触发器的应用221. 同步RS触发器2. 主从JK触发器3. 维持阻塞D触发器逻辑功能与主从JK触发器相同， 只是触发方式不同。Qn+1=D4. 边沿JK触发器 本小节应重点掌握以下内容：触发器的基本概念；电平触发与边沿触发的概念；RS、JK、D触发器的符号及其逻辑功能；触发器的基本应用、逻辑功能之间的转换等。QQRS1R1SCPC1QQKJ1K1JCPC1SDSRDRQQD21DCPC1SDSRDRD1&触发器小结23型 号功 能 名 称74LS/ALS7
9、4（H，S，L）双D触发器，上升沿触发74LS75四D锁存器74LS/ALS109双JK触发器，上升沿触发74LS/ALS112（S）双JK触发器，下降沿触发74LS/ALS113（S）双JK触发器，下降沿触发，仅含预置端74LS/ALS114（S）双JK触发器，下降沿触发，共用时钟、共用复位74LS/ALS174（S）六D触发器，共用清零74LS/ALS175（S）四D触发器，共用时钟、共用清零74LS/ALS273八D触发器，带异步清零74LS/ALS373八D锁存器，三态输出74LS/ALS374八D触发器，含输出使能，三态输出常用TTL集成触发器24自我检测：4.2，4.3，4.4，4.5，4.7，4.8， 4.11, 4.12， 4.14, 4.16 思考题： 4.3，4.9，4.10 习题： 4.3，4.9，4.13，4.21作 业25
