《《数字电子技术(第二版)》课后习题参考答案》由会员分享，可在线阅读，更多相关《《数字电子技术(第二版)》课后习题参考答案（28页珍藏版）》请在金锄头文库上搜索。
1、1 数字电子技术（第二版）课后习题参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题11 23 21 27 31 215 41 231 5B O D H 二、计算题1指示灯工作状态不同数制表示指示灯工作状态Y3Y2Y1Y0二进制十进制八进制十六进制0000 0 0 0 0001 1 1 1 0010 2 2 2 0011 3 3 3 0100 4 4 4 0101 5 5 5 0110 6 6 6 0111 7 7 7 1000 8 10 8 1001 9 11 9 1010 10 12 A 1011 11 13 B 1100 12 14 C 1101 13 15 D 1110 14
2、 16 E 1111 15 17 F 254，85，427 2 30101， 1100，1 1000， 11 0111 417O，37O，66 O 5110B， 010 111B，001 101 110B 60FH，36H，0AE63H 70001 0110B，0010 1010B， 1111 1100 0000B 任务二学习二进制数算术运算一、计算题（给出的二进制均是无符号数）1 （1）1 0000 （2）1 0000 1001 2 （1）10 1010 （2）1010 1111 3 （1）1 0100 （2）110 0000 4 （1）101 （2）11 二、写出下列带符号位二进制数（原码
3、）所表示的十进制数（ 1）+110 （2）-15 （ 3）-42 （ 4）+127 （5）+111 （ 6）-63 （ 7）+0 （8）+32 767 （9）-32 768 三、问答题1（ 1）答：左移，移动3 位，应作乘以8 运算。（ 2）答：左移，移动4 位，应作乘以16 运算。（ 3）答：右移，移动7 位，应作除以128 运算。（ 4）答：右移，移动3 位，应作除以8 运算。2答： 4 位二进制无符号数的最大值是15。3答： 8 位二进制无符号数、有符号数的最大值分别是255 和+127。4答： 16 位二进制有符号数的最大值是+32 767。任务三学习二进制代码一、填空题1二进制数24
4、 38，4， 2， 1 二、判断题12 3 4 5 6三、计算题3 136，55，89 2 0011 00108421， 0101 0010 01118421， 0001 0011 0110 1001 8421任务四认识基本逻辑关系并测试逻辑门一、填空题1与或非21 30 41 0 5Y=AB 6Y=A+B 7Y=A8Y=AB9Y=A+B10Y=AB=AB+AB二、选择题1D 2A 3 B， C 4A，D 三、判断题1 2 3 4四、问答题1答： Y1=ABCD 2答： Y2=A+B+C+D 五绘图题124 34任务五测试 TTL 集成门电路1答： TTL 集成门电路电源电压范围为4.75 5
5、.25V 之间，额定电压为5V。2答：与逻辑的多余输入端可直接或通过电阻（100 10k）与电源UCC相接，或将多余的输入端与正常使用的输入端并联使用。或逻辑的多余输入端不能悬空，只能接地。3答：对于多余的输出端，应该悬空处理，不允许直接与电源或地相连接。但有时为了增大驱动负载的能力，对于同片相同功能的输出端可以并接，同时输入端也必须并接。4答： OC 门电路的输出端未连接负载电阻和电源，正常工作时需要外接负载电阻和驱动电压。 OC 门在逻辑功能上可以实现“线与”逻辑，即两个以上的OC 门的输出端可以直接连接（通过负载电阻接电源），当其中某一个输出端为低电平时，公共输出端为低电平，即实现“线与
6、”逻辑功能。非OC 门电路的输出端不能连接，所以不能实现“线与”逻辑。5答：外接驱动电压应选择9V。6答： 3 态门除高电平和低电平两种输出状态外，还有第三种输出状态高阻态（Z） 。3态门的特点使得在总线上可以连接多个3 态门的输出端， 轮流接收来自不同3 态门的输出信号。7答：（ 1）输出低电平。（2）输出低电平。（ 3）输出高电平。（4）输出高电平。（ 5）输出高电平。（6）输出低电平。任务六测试 CMOS 集成门电路一、选择题1D 2B 5 二、判断题1 2 3 4 5 6任务八化简逻辑函数一、填空题10 21 31 41 50 60 70 81 9 0，1 100 11 1 12 A
7、131 14A 151 160 17A 18A 190 二、化简题12Y=AB+B+AB =AB+B(1+A) =AB+B =A+BY=ABC+A+B+C+D =ABC+ABC+D =1+D =1 34Y=ABC+AB+AD+AD =AB(C+1)+(A+A)D =AB+DY=AB+AB+AB =A(B+B)+(A+A)B =A+B5Y=A(A+B)(A+B)(A+B) =AB(AB+AB) =AB A B+ABAB =06 课题二组装和测试组合逻辑电路任务一分析和测试给定的组合逻辑电路1答：组合逻辑电路的特点是任意时刻的输出状态仅取决于当时的输入状态，而与电路过去状态无关。2答：分析组合逻辑
8、电路可按如下步骤进行：（ 1）按信号传递方向由后向前逐级写出电路的逻辑函数式。（ 2）由逻辑函数式列出真值表。（ 3）根据真值表分析逻辑功能。3答：图 2-3 所示组合逻辑电路是同或门逻辑。4答：由真值表可知，当3 个输入变量A，B，C 取值一致时，输出Y=1 ，否则Y=0 。所以这个逻辑电路可以判断3 个输入变量的取值是否一致，故称为输入一致判别逻辑电路。任务二设计和测试“四舍五入”逻辑电路1答：设计组合逻辑电路可按以下步骤进行：（ 1）根据设计要求设置输入、输出变量。（ 2）按输入、输出变量之间的逻辑关系列出真值表。7 （ 3）由真值表写出逻辑函数式，并通过化简得到最简逻辑函数式。（ 4）
9、由最简逻辑函数式绘出逻辑电路图。（ 5）用实际元器件实现逻辑电路。2答：输入变量的某些取值在工作过程中始终不会出现，这些最小项称为约束项。既然约束项不会出现，那么将约束项加到函数式中或者从函数式中删掉，对函数没有影响。约束项在卡诺图中用符号“”表示，在化简过程中，可以根据需要将这些约束项看作1 或者 0。3解：4解：Y=m(7,11,13,14,15) =ABD+ABC+ACD+BCD =ABDABC ACD BCD8 任务三应用编码器、译码器组装十进制数码显示电路一、填空题1编码28421BCD 3优先4编码58421BCD 码七段字形显示码6七7阳阴二、问答题1答：74LS147 输入端9
10、I的优先级别最高，其他依次降低，1I的优先级别最低。输入端0I隐含。2答：输出编码信号是8421BCD 码的反码。3答： CD4511 拒绝非 8421 码，当输入信号是10101111时，输出数据全为0。4答：共阴极、共阳极数码管分别用高、低电平驱动。CD4511 和 74LS48 驱动共阴极数码管； 74LS47 驱动共阳极数码管。任务四应用数据选择器组装三地开关控制电路一、填空题1多一2多一二、问答题1答：当使能端无效时，数据选择器被禁止；当使能端有效时，数据选择器处于工作状态。2答：数据选择器的输出信号由地址码选择决定。3答：对应D7，D5，D2，D1的地址码分别是111B，101B，
11、010B， 001B。三、设计题9 任务五应用加法器组装 BCD 码转余 3 码电路一、填空题1进位半加2进位全加二、判断题12三、问答题1答：一片74LS283 加法器只能完成4 位二进制数的加法运算。2答：要完成十六位二进制数相加需要4 片 74LS283 。任务六应用数值比较器组装工件规格识别电路一、填空题= 二、选择题1B 2A 3C 三、判断题123 410 课题三触发器的应用任务一应用 RS 触发器制作手动脉冲信号发生器一、填空题1两翻转2记忆一3与非4输入5输出记忆61 0 二、判断题123 三、绘图题12任务二学习和测试 JK 触发器一、填空题10 0 21 1 30 1 41
12、 0 5保持翻转置 0 置 1 二、绘图题111 2任务三应用 D 触发器组装 4 人抢答器一、判断题123 4 二、绘图题12任务四触发器功能转换12312 45678913 课题四组装与测试时序逻辑电路任务一分析和测试给定的时序逻辑电路问答题1答：时序逻辑电路的特点是，输出不仅取决于当时输入的状态，还与电路原来的状态有关。2答：时序逻辑电路按触发方式可分为“同步”和“异步”两大类。在同步时序逻辑电路中，所有触发器的时钟脉冲输入端CP 都连在一起，使所有触发器的状态变化和时钟脉冲信号CP 同步发生。在异步时序电路中，时钟脉冲信号CP 只触发部分触发器，其余触发器则是由电路内部信号发出的，因此
13、，各个触发器的状态变化有先有后，并不都与时钟脉冲CP 同步，所以异步时序逻辑电路的工作速度低于同步时序逻辑电路。3答：分析时序逻辑电路可按以下步骤进行：（ 1）分析电路的基本组成，写出各触发器的时钟方程、驱动方程和时序逻辑电路的输出方程。（ 2）将驱动方程代入相应触发器的特性方程，求出时序逻辑电路的状态方程。（ 3）根据状态方程和输出方程，列出时序逻辑电路状态转换表，画出状态转换图或时序图。（ 4）根据状态表、状态图或时序图确定时序电路的逻辑功能。4答： 2 位计数器的模是4，3 位计数器的模是8，4 位计数器的模是16。5答：计数器从最大状态翻转为0 状态时，计数器进位输出端输出进位信号。6
14、答：计数器从最小状态0 翻转到最大状态时，计数器借位输出端输出借位信号。任务二组装与测试集成二进制加法计数器一、问答题1答：计数器有以下几种分类：（1）按数字变化规律，可分为加法（递增）计数，减法（递减）计数和加/减可逆计数。（2）按计数的进制不同，可分为二进制、十进制或N（任意）进制。（3）按触发方式不同，可分为同步计数和异步计数。（ 4）按清零方式，可分为同步清零和异步清零。（5）按置入数据方式，可分为同步置入数据和异步置入数据。2答：同步清零（或置入数据）在时钟脉冲CP 到达时刻才能清零（或置入数据），异步清零（或置入数据）则不受CP 限制。3答： 74LS161 是同步置数异步清零，7
15、4LS163 是同步置数同步清零。14 4答： 74LS161 的进位信号CO是下降沿有效。由时序图可以看出，进位信号CO在第15个 CP 脉冲上升沿时刻上升为高电平，在第16 个 CP 脉冲上升沿时刻产生一个下降沿进位信号，CO脉冲宽度为一个CP 周期。5答：异步清零，同步置数，数据保持，加法计数二、绘图题1参见教材图4-12。2参见教材图4-13。任务三组装与测试集成二进制加/减可逆计数器一、问答题1答： 74LS193 是二进制加减可逆计数器，74LS161 是二进制加法计数器。2答： 74LS193 为异步置数，74LS161 为同步置数。3答： 74LS193 是双时钟计数输入，74
16、LS161 是单时钟计数输入。4答： 74LS193 进位信号为上升沿脉冲，74LS161 进位信号为下降沿脉冲。二、绘图题1参见教材图4-16。15 2参见教材图4-18。任务四组装与测试集成十进制加/减可逆计数器一、填空题1加 /减加/减两28421BCD 3 UP DOWN 4DOWN UP 5异异二、绘图题1参见教材图4-21。2参见教材图4-23。任务五组装与测试任意进制计数器一、填空题1二，四，五，八，十，十六2清零置数二、问答题1答：使用异步清零法将n进制的计数器转换为m（nm）进制计数器时，要用第一个无效状态作为译码信号，反馈到计数器异步清零端。2答：使用同步清零法将n进制的计数器转换为m（nm）进制计数器时，要用最后一个有效状态作为译码信号，反馈到计数器同步清零端。3答：使用同步置数法将n进制的计数器转换为m（nm）进制计数器时，可以将它输出的任何一个状态通过译码，产生一个预置数信号反馈至预置数控制端，在下一个时钟脉冲作用后计16 数器就会把预置数据D3D0的状态置入输出端Q3Q0。预置控制信号消失后，计数器从被置入的状态开始重新计数。任务六组装与测试多级任意进制计数
