《毕业论文基于EDA技术的智能交通信号灯的设计》由会员分享，可在线阅读，更多相关《毕业论文基于EDA技术的智能交通信号灯的设计（28页珍藏版）》请在金锄头文库上搜索。
1、南通纺织职业技术学院毕业设计（论文）基于EDA技术的智能交通信号灯的设计王倩完成时间 年 月日至 年 月 日班级09电子信息专业电子信息工程教学系机电 系指导老师陆冬明摘要此设计是基于EDA技术的智能交通信号灯的设计，利用MAX+plus II软件 进行仿真，实现十字路口上红绿灯转换。利用倒计时显示对十字路口的信号灯进 行四个方向上面的状态转换，使各个方向上面的行人及车辆得到安全顺利的通 过。十字路口的红绿灯指挥者行人和车辆的安全运行，实现红绿灯的自动指挥使 交通管理工作得到改善，也是城市交通管理工作自动化的重要标志之一。解决好 公路交通灯控制问题将是保障交通有序，安全，快捷运行的重要环节。丹
2、现在又 得交通灯信号控制系统都是单一的固定时序控制，不能够根据实际交通状况进行 调节控制。EDA中用VHDL语言设计交通信号灯控制系统，并在MAX+plus II 系统对FPGA/CPLD芯片进行下载，犹豫生成的是集成化得数字电路，没有系统 设计中的接线问题，所以故障率低，可靠性高，而且体积非常小。关键词：交通信号灯EDA VHDL目录摘要I1绪论II1.1课程设计背景11.2基本功能11.3能实现特殊状态的功能12软件介绍2. 1EDA技术概述12.2 MAX+PlusII 简介22.3硬件描述语言VHDL3硬件电路设计43.1硬件电路模块框图43.2主控芯片简介53.2.1 EPF10K1
3、0LC84-4 主芯片43.2.2 555 定时器53.2.3下载器63.3硬件电路设计3.3.1数码管显示电路3.3.2红绿灯输出电路3.3.3硬件电路图4功能模块VHDL语言设计84.1 10K10 模块图104.2各模块图的设计114.2.1控制模块114.2.2输出模块134.2.3分频模块154.2.4绿灯闪烁控制模块174.2.5扫描模块184.2.6译码模块194.2.7七段码模块185系统安装调试及故障分析195.1系统安装调试195.2故障分析226结束语21致谢25参考文献261绪论1.1课程设计背景目前，随着科技与经济的发展，交通问题也日渐突出，全国大中小城市都普 遍存在
4、着交通堵塞、秩序混乱的现象。如何解决城市交通问题已经成为群众的迫 切需求。城市交通发展中存在的问题，其根本原因在于城市交通管理体制的不科 学。交通信号灯是交通信号中的重要组成部分，是道路交通的基本语言。“红灯 停、绿灯行、黄灯等一等”这句俗话家喻户晓。伴随着社会的发展以及人类水平 的提高，汽车数量在不断增加，EDA技术的发展和应用领域也在不断的扩大与 深入，机械、电子、航空、海运、信息等领域的重要性日渐突出，利用EDA技 术设计智能交通信号灯对交通灯进行智能化设计的需求更加的迫切。1.2基本功能能控制十字路口四个方向上的红、绿、黄灯的状态，用LED灯表示当前交 通状态，用七段数码管显示当前交通
5、状态剩余秒数。能实现正常的倒计时功能。 该交通灯的亮灭顺序如图2.1所示。图2.1交通灯亮灭顺序图能实现总体清零功能，按下清零键后，系统实现总体清零，计数器由初始状 态计数，对应状态的指示灯亮。用VHDL语言设计符合上述要求的交通灯控制 器，并用层次化方法设计该电路。1.2能实现特殊状态的功能例如消防车、救护车等车辆通过时实现下列功能： 按下特殊状态键后，能实现特殊状态功能； 显示倒计时的七段数码管闪烁； 计数器停止计数并保持在原来的状态； 东西、南北路口均显示红灯状态； 特殊状态解除后能继续计数。2软件介绍2. 1 EDA技术概述电子设计技术的核心就是EDA技术，EDA是指以计算机为工作平台
6、，融合 应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软 件包，主要能辅助进行三方面的设计工作，即IC设计、电子电路设计和PCB设 计。EDA技术已有30年的发展历程，大致可分为三个阶段。70年代为计算机辅 助设计(CAD)阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布线， 取代了手工操作。80年代为计算机辅助工程(CAE)阶段。与CAD相比，CAE除 了有纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气 连接网络表将两者结合在一起，实现了工程设计。CAE的主要功能是：原理图 输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。90年代为电子
7、系统 设计自动化(EDA)阶段。EDA技术在进入21世纪后，得到了更大的发展，突出表现在以下几个方面： 使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能； 在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推 出； 电子技术全方位纳入EDA领域； EDA使得电子领域各学科的界限更加模糊，更加互为包容； 更大规模的FPGA和CPLD器件的不断推出；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块； 软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步 确认； SOC高效低成本设计技术的成熟。2.2 MAX+Plus II 简介ALTER
8、A公司推出的MAX+Plus II软件支持多种硬件描述语言，提供FPGA/CPLD 的设计，仿真和烧写环境。MAX+Plus II界面友好、使用便捷，具有原理图输入和 文本输入两种输入手段，以及波形与EDIF等格式文件，并支持这些文件的任意 混合设计。利用MAX+Plus II自身配备的逻辑综合及芯片编程等功能，可将涉及 电路图或电路描述的程序变成基本的逻辑单元写入可编程芯片中，作为ASIC芯 片。2. 3硬件描述语言VHDL硬件描述语言是EDA技术的重要组成部分，VHDL是作为电子设计主流硬 件的描述语言。VHDL语言具有很强大的电路描述和建模能力，能从多个层次对数字系统进 行建模和描述，从
9、而大大简化了硬件设计任务，提高了设计效率的可靠性。用 VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的 实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。3硬件电路设计3.1硬件电路模块硬件设计框图如图3.1所示。下载电路74LS138七段数码 管按键电路10K10 主74LS244控芯片555定时器A驱动红绿黄灯图3.1硬件设计框图各模块功能如下：(1) 主芯片FLEX10K10：主要进行交通智能信号灯的运行;(2) 74LS244：七段数码管驱动电路；(3) 七段数码管：显示倒计时的秒数；(4) 138译码器：七段数码管译码电路；(5) 下载器：完成对
10、整个程序的下载功能；(6) 555定时器：提供FLEX10K10基准信号。3.2主控芯片简介3.2.1 EPF10K10LC84-4 主芯片(图 3.2)利用10K10芯片对智能交通信号灯进行设计与制作oEPF10K10LC84-4系列 器件是一种嵌入式的PLD产品。它采用可重构的CMOS SRAM单元，其结构集 成了实现通用多功能门列阵所需的全部特性。10K10系列器件的容量可达25万 门，能够高密度、高速度、高性能地将整个数字系统集成于单个器件中。每个 EPF10K10器件包含一个嵌入式阵列和一个逻辑式阵列，每个器件的配置通常是 在系统上电时完成，通过存储一个ALTERA串行PROM中的配
11、置数据，或者存 储一个由系统控制器提供的配置数据来实现。配置数据也能从系统ROM或下载 器获得。输入信号由1号CLK引脚导入；26、41、46、68、82引脚都接地；25、 27、28 引脚分别接 138 译码器的 A、B、C 端；38、39、47、48、49、50、51、 52 I/O引脚分别接驱动244的A8-A1端；55、34、13、76引脚分别对应着下载端口的下载孔；31、32引脚也接地。Trm Tiwrri n tiwigCLKTDITDOSTRSTLoI/ol/ogl/ovoI/ol/oEPH0KI0LC84-4H3QZOH3QZOHsfizoK2QZOH2OZO ININININ
12、2OA0/104OA s s2g觥比您常0 O O (J U OMSEL】 A A A A AEATUS nCONHODCLKCONF DONERDYnBUSY CLKUSR INIT DONE DEV OS DEV OEAOA1A2A3A4A5MA72040/1 s040.1图 3.2 EPF10K10LC84-4 主芯片3.2.2 555定时器多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外 还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂 稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换，故又称它为无 稳态电路。Rl、R2和C1是外接定时元
13、件，电路中将高电平触发端（6脚）和低 电平触发端（2脚）并接后接到R2和C1的连接处，将放电端（7脚）接到R1,R2 的连接处。555定时器电路如图3. 3所示。图3.3 555定时器由于接通电源瞬间 电容C1来不及充电，电容器两端电压uc为低电平，小于 1/3VDD,故高电平触发端与低电平触发端均为低电平.输出vo为高电平,放电管VT 截止。这时，电源经Rl、R2对电容C1充电，使电压uc按指数规律上升，当uc上升 到2/3VDD时，输出vo为低电平，放电管VT导通，把uc从1/3VDD上升到2/3VDD这 段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间 有关。充电
14、时间常数T充二（R1+R2） *C。不难理解，接通电源后电路就在两个暂稳态之间来回翻转，则输出可得矩形波。电路一旦起振后，uc电压总是在 1/3VDD2/3VDD之间变化。对倒计吋进行定时 Rl R2=47 Q , Ci=10 u F, C2=0.01 nF,计算 F=l/0.7 （R1+2R2） *C=l/0.7*141*10*10“=lKHZ。3.2.3下载器下载器电路图如图3.4所示。IHKWA cIKUOAPC机中编写的VHDL语言的程序通过下载电路下载到FPGA芯片，使电路实 现所需的功能。下载线需接1KQ的上拉电阻。下载器标准并口 10针引脚定义如 表3. 1所示。表3. 1下载器标准并口 10针引脚定义引脚PS方式信号名描述1SCLK时钟2GND地3CONHG DONE配置控制4Vcc电源5Ncinfig配置控制67nSTATUS配置状态指示89DATAO数据（到器件）10GND地3.3硬件电路设计3.3.1数码管显示电路74LS138为3线一8线译码器，当一个选通端（0E1）为高电平，另两个 选通端（/（0E2A）和/（0E2B）为低电平时，可将地址端（A、B、C）的二进制编 码在一个对应的输出端以低电平译出。74LS244为3态8位缓冲器，一般用作总线驱动器。74LS244没有锁存
