《英语原文及翻译》由会员分享，可在线阅读，更多相关《英语原文及翻译（7页珍藏版）》请在金锄头文库上搜索。
1、英语原文及翻译 高速视频处理系统中的信号完整性分析 了相位偏移和失真现象，使D0、D1、D2、D3信号建立时间t2t，系统在t时刻将从总线上得到错误数据信息，产生错误的控制信号，扰乱了正常工作，使信号完整性问题更加复杂，如图3(b)所示。 22 信号的反射 信号的反射就是指在传输线端点上有回波。当传输线上的阻抗不连续时，就会导致信号反射的发生。在这里，以图4所示的理想传输线模型来分析与信号反射有关的重要参数。图中，理想传输线L被内阻为Ro的数字信号驱动源Vs驱动，传输线的特性阻抗为Zo，负载阻抗为RL。在临界阻抗情况下，RoZo=RL，传输线的阻抗是连续的，不会发生任何反射。在实际系统中由于临
2、界阻尼情况很难满足，所以最可靠的适用方式是轻微的过阻尼，因为这种情况没有能量反射回源端。 负载端阻抗与传输线阻抗不匹配会在负载端(B点)反射一部分信号回源端(A点)，反射电压信号的幅值由负载反射系数几决定，可由下式求出： PL=(RL-Z0)/(RL+Z0) (1) 式中，PL称为负载电压反射系数，它实际上是反射电压与入射电压之比。由式(1)可知1PL+1，当RL=Zo时，PL0，不会发生反射。可见，只要根据传输线的特性阻抗进行终端匹配，就能消除反射。从原理上说，反射波的幅度可以大到入射电压的幅度，极性可正可负。当RLZo时，PL0，处于欠阻尼状态，反射波极性为正。当从负载端反射回的电压到达源
3、端时，又将再次反射回负载端，形成二次反射波，此时反射电压的幅值由源反射系数PS决定，可由下式求出： Ps=(R0-Zo)/(R0+Z0) (2) 在高速数字系统中，传输线的长度符合下式时应使用端接技术： Ltr/(2tpdl) (3) 式中，L为传输线线长，tr为源端信号的上升时间，tpdL为传输线上每单位长度的带载传输延迟。即当tr小于2TD(TD为传输延时)时，源端完整的电平转移将发生在从传输线的接收端反射回源端的反射波到达源端之前，这需要使用端接匹配技术，否则会在传输线上引起振铃。 结合图1设计本系统时，采用MentorGraphics公司的信号完整性分析工具InterconnectSy
4、nthesis(IS)，信号驱动器和接收器均使用TTL_S工艺器件的IBIS模型进行电路仿真，选择出正确的布线策略和端接方式。DSP与SBSRAM接口的时钟高达167MHz，时钟传输和延时极小，很容易在信号线出现反射现象。根据公式(2)，要消除源端的反射波必须在源端进行阻抗匹配，使反射系数PS为0。用interconnectSynthsis仿真测试可得此时钟线的传输阻抗Zo=47。因此，在DSP的SDCLK时钟的输出端应采用串联匹配法13，串入47的电阻进行源端匹配消除源端的信号反射现象。对于负载端的反射，根据公式(1)，要使PL0，必须保证负载阻抗RLZo。因此，在SBSRAM的时钟输入端口
5、应采用戴维南终端匹配法13，并联两个电阻R1和R2且R1R2=94(R1/R2Zo)实现终端匹配，其端接前后InterconnectSynthesis仿真的波形如图5所示。端接后信号线的反射噪声明显减小，满足了系统对时钟信号完整性的要求。 23 信号的串扰 串扰是指当信号在传输线上传播时，因电磁耦合对相邻传输线产生不期望的电压或电流噪声干扰。随着电子产品的小型化，PCB板线间距减小，串扰问题更加严重。 对于高速电路来说，一般都采用平板电源地层，两导体间的串扰取决于它们的耦合电感和耦合电容3。在数字电路设计中，通常感性串扰要比容性串扰大，所以应重点考虑导线间的互感问题。两导体间的感性串扰系数计算
6、可以通过下式得出： 式中，常数k取决于信号的建立时间和信号线的干扰长度(平行长度)；H为信号线到平板地层的距离；D为两干扰线的中心的距离。由(4)式可知，串扰大小与线间距(D)成反比，与线平行长度(K)成正比，与信号线距地层的距离(H)成正比。针对这些串扰的特性，结合图1设计本系统时，主要用以下几种方法减少串扰：(1)加大线的间距，尽可能减少DSP与SBSRAM、SDRAM以及FPGA 之间高速信号线的平行长度，必要时采用jog方式走线；(2)高速信号线在满足条件的情况下，加入端接匹配减少或消除反射，从而减小串扰；(3)将信号层的走线高度限制在高于地平面10mil左右，可以显著减少串扰；(4)
7、用InterconnectSynthsis进行仿真时，在串扰严重的两条线之间插入一条地线，可以起到隔离作用，从而减少串扰。 24 地弹噪声 随着数字设备的速度变快，它们的输出开关时间越来越少。当大量的开关电路同时由逻辑高变为逻辑低时，由于地线通过电流的能力不够，电流涌动就会引起地参考电压发生波动，称之为地弹。 在地弹现象的分析中，对驱动设备来说，外部设备都被看作容性负载即(ClCn)。这些容性负载储存的电荷量Q可由下式决定： QVC 上式中，V是电容器两端上的电压，C是容性负载的电容。 一个设备外界和地线通路都有内在的电感L2。在大量数字逻辑输出由高电压变为低电压的过程中，储存在负载电容的电荷
8、会涌向设备地，这个电流浪涌会通过电感L产生电压V GND，其大小可用下式得出： VGND=L(di/dt) 由于系统地和设备地之间的电压VGND的存在，对于各逻辑器件来说，其有效输入电压值为：VACTIVEVINVGND。如果地弹产生的电压值VGND过大，就会导致各器件对输入电压判断的错误，扰乱整个系统的正常工作。 结合图1设计本系统时，由于FPGA控制逻辑部分存在大量快速开关输出电路，当这些开关电路同 时发生逻辑变化时，产生的开关电流会涌入地平面回路，破坏地平面的参考电压，引入地弹噪声。对于地弹噪声的干扰，通过下面几种方法可减小地弹对电路的影响：(1)增加VCCGND间的去耦 电容个数，并尽
9、可能使其与VccGND对数相等；(2)降低器件的输出容性负载，减少负载器件个数；用SN74LVTH62245驱动器实现FPGA同步输出引脚与DSP数据线的隔离；用SN74LBI6244构成 地址隔离，降低同步噪声对DSP高速电路的干扰；(3)在电源输入端跨接10100F的电解电容，在每个集成电路芯片都布置一个O1F的瓷片电容，滤掉电源和地的噪声信号；(4)对于抗噪能 力弱、关断时电源变化大的SBSRAM、SDRAM存储器件，在芯片的电源线和地线之间接入01F 的退耦电容。在采取地弹噪声处理后利用频谱分析仪测得系统的骚扰频谱，可以发现频谱已经变 得很平坦，骚扰电平已降到系统容许的范围以内，达到了
10、系统对地参考电压的要求。 在高速电路设计中，信号完整性问题是一个复杂的问题，往往有许多难以预料的因素影响整个系 统的性能。因此信号完整性分析在高速电路设计中的作用举足轻重，只有解决好高速设计中的信 号完整性问题，高速系统才能准确、稳定地工作。 High-speed video processing system of signal integrity analysis Abstract: combining the high-speed DSP image processing system, discusses the high-speed digital circuit, signal i
11、ntegrity, analyzes the problems in the system of signal reflections, ground, such phenomena as the signal integrity, destroyed by advanced design, the auxiliary tool IS found to ensure the integrity of the specific method of signal system. Commercial advertisements The latest TL082CDT: AT45DB041 sel
12、ls chip MC74HC04AD SII141BCT80 HD6417707RF60 RC - AD9280ARS CXA1081M CXA1635M PI5C16861A STLC5412FN Keywords: high-speed circuit design signal integrity DSP system Deep submicron process in IC design makes the use of chip integrated larger, more and more small volume, pin number more, Due to the rec
13、ent development of IC technology, make its speed is getting higher and higher. Thus, makes the signal integrity problems caused extensive concern of electronic designers. In video processing system, input and output signal of multidimensional parallel commonly in frequency over 100 MHZ of timing req
14、uirements, but also very strictly. Based on DSP image processing system for signal integrity as the background, theoretical analysis, the accurate signal integrity of typical problems involved in 1, uncertainty, transmission and reflection, the effect of ground, etc, and in-depth study from actual s
15、ystem by simulation software, IS looking for effective ways to solve the system, signal integrity problem. 1 system In order to improve the efficiency of the algorithm, the real-time image information, the image processing system is based on DSP + FPGA design. Video codecs, SAA7111A system consists of TI company TMS320C6701 DSP, Altera company EPlK50QC208 FPGA, PCI9054 PCI interface controller and SBRAM, SDRAM, FIFO, FLASH, etc. The whole system is the FPGA sequential control
