《[VIP专享]数字电子时钟硬件电路设计》由会员分享，可在线阅读，更多相关《[VIP专享]数字电子时钟硬件电路设计（3页珍藏版）》请在金锄头文库上搜索。
1、VIP专享数字电子时钟硬件电路设计 目录 1 设计目的意义. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 2 在线编程电路和实物图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 3 设计方案. . . . . . . . . . . . . . . . . . . . . . . . . . .
2、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11 3.1.设计、调试要点. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 3.2设计原理. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12 4功
3、能分析. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12 5. 课程设计的收获、体会和建议. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 6. 1 设计任务 设计制作一个数字电子钟。 1.1课程性质 数字逻辑课程设计 1.2 课程目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具
4、有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，由数字钟的制作过程进一步了解各种中小规模集成电路的引脚的安排和各芯片的逻辑功能及使用方法，再通过使用Proteus仿真技术，实际运用能力，独立完整地设计具有一定功能的电子电路。 1.3 设计要求 1.31设计指标 (1)时间计数电路采用24进制，从00开始到23后再回到00； (2)各用2位数码管显示时、分、秒； (3)具有手动校时、校分功能，可以分别对时、分进行单独
5、校正； (4)计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器响1秒停1秒地响5次； 1.3.2设计相关提示 （1）为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号； （2）数字钟由振荡器、计数器、译码器和显示器电路所组成； （3）振荡器产生的时钟信号经过分频器形成1秒信号，秒信号输入计数器进行计数， 并把累计结果以“时”、“分”、“秒”的数字显示出来。 1.4方案对比 方案一： （1）采用晶体振荡器 晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。 （2）用CD4060计数作分频器 数字钟的晶体振荡器输出频率较高，为了得到1H
6、z的秒信号输入，需要对振荡器 的输出信号进行分频。CD4060在数字集成电路中可实现的分频次数最高，而且 CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其次CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。 （3）采用74Ls90做计时器 方案二： （1）采用555构成的多偕振荡电路 振荡器电路选用555构成的多偕振荡器，设振荡频率f=1000HZ，其中的电位器可以微调振荡器的输出频率。 （2）用74LS90作分频器 通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。分
7、频器的功能有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。选用中规模集成电路74LS90可以完成以上功能。如图所示，将3片74LS90级联，每片为1/10分频，三片级联正好获得1HZ的标准秒脉冲。 （3）采用74LS90做计时器 比较：秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，而由于用555组成的频率发生器电路不稳定，而相对方案一而言，电路较为复杂，所以我们采用方案一：二十四进制电路和六十进制电路都是用两个74LS90组，七进制电路同样用一个74LS90，输入方波信号是用晶体振荡器提供，译码驱动器是用CD4511。分频器采用一片CD4060和一片74
8、LS90组成，分频后输出1Hz的方波信号。如图1所示。 2 数字电子钟系统设计 2.1 数字钟的构成 数字电子钟由基准频率源、分频器、计数器、译码显示驱动器、数字显示器和校准电路等六部分组成。如图1所示。 图1 数字钟的组成框图2.1.1 晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz 的方波信号，此外还有一校正电容可以对温度进行补偿，以提高频率准确度和稳定度，使稳定度优于10-4，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 2.1.2 分频器电路 分频器电路将32768Hz 的高频方波信号经32768（）次分频后得到1Hz 的方波 152信号供秒计数器进行计数。分频器实际上也就是计数器。2.1.3时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器及星期计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器，星期计数器为7进制计数器。 3 / 3
