《触发器和时序逻辑电路习题(共5页)》由会员分享，可在线阅读，更多相关《触发器和时序逻辑电路习题(共5页)（5页珍藏版）》请在金锄头文库上搜索。
1、精选优质文档-倾情为你奉上第14章 触发器和时序逻辑电路一、选择题：1、相同计数器的异步计数器和同步计数器相比,一般情况下( ) A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快 D. 以上都不对2、n级触发器构成的环形计数器,其有效循环的状态数是( )A. n个 B. 2个 C. 4个 D. 6个3、下图所示波形是一个( )进制加法计数器的波形图。试问它有( )个无效状态。 A .2； B. 4 ； C. 6； D. 12PQ1Q2 Q34、设计计数器时应选用（ ）。A边沿触发器 B 基本触发器 C同步触发器 D施密特触发器5、一块7490十进制计数器中,它含有的触发器个数是(
2、)A. 4 B. 2 C. 1 D. 66、n级触发器构成的扭环形计数器,其有效循环的状态数是( ) A. 2n个 B. n个 C. 4个 D. 6个7、时序逻辑电路中一定包含（ ）A.触发器 B.组合逻辑电路 C.移位寄存器 D.译码器8、用n个触发器构成计数器，可得到的最大计数长度为（ ）A. 2n B.2n C. D. n9、有一个移位寄存器，高位在左，低位在右，欲将存放在其中的二进制数乘上(4)10,则应将该寄存器中的数（ ）A.右移二位 B.左移一位 C. 右移二位 D.左移一位10、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1，则输出序列Z=（ ） X
3、/Z 0/1 1/0 S1 S2 0/0 1/1A. 0101 B.1011 C.0111 D.100011、一位8421BCD码计数器至少需要（ ）个触发器A. 4 B. 3 C.5 D.1012、利用中规模集成计数器构成任意进制计数器的方法有( ABC ) A.复位法 B.预置数法 C.级联复位法13、在移位寄存器中采用并行输出比串行输出 （ ）。 A.快 B.慢 C.一样快 D.不确定14、用触发器设计一个24进制的计数器，至少需要( )个触发器。 A. 5 B.4 C.6 D. 315、在下列逻辑电路中，不是组合逻辑电路的有（ ）。A. 寄存器 B.编码器 C.全加器 D. 译码器16
4、、一个 4 位移位寄存器可以构成最长计数器的长度是（ ）。 A. 15 B.12 C. 8 D.1617、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。A.1011-0110-1100-10000000 B.1011-0101-0010-00010000C.1011-0111-111011011011 D.1011110111101111-111118、时钟RS触发器的触发时刻为( ) A.CP0期间 B.CP1期间 C.CP上升沿 D.CP下降沿19、若有一个进制计数器, 用复位法可以构成进制计数器, 则( )。 A.
5、C.20、一个四位二进制码减法计数器的起始值为1001, 经过100 个时钟脉冲作用之后的值为:( ) A. 0101 B.0100 C.1101 D. 110021描述时序逻辑电路功能的两个重要方程式是（ ）。A、 状态方程和输出方程 B、状态方程和驱动方程 C、 驱动方程和特性方程 D、驱动方程和输出方程22由与非门组成的RS触发器不允许输入的变量组合为（ ）。A、00 B、 01 C、 10 D、 1123. 双稳态触发器的类型有（ ）A、基本RS触发器； B、同步RS触发器； C、主从式触发器； D、前三种都有。24. 存在空翻问题的触发器是（ ）A、D触发器； B、同步RS触发器；
6、C、主从JK触发器。二、判断题：1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（ ）2、构成一个7进制计数器需要三个触发器。 （ ）3、当时序电路存在无效循环时该电路不能自启动。（）4、构成一个7进制计数器需要三个触发器。 （ ）5、当时序电路存在无效循环时该电路不能自启动。（）6、同步时序电路具有统一的时钟CP控制。（ ）7、有8个触发器数目的二进制计数器，它具有256个计数状态。（）8、.N进制计数器可以实现N分频；（ ）9、寄存器是组合逻辑器件。 （ ）10、寄存器要存放n位二进制数码时，需要个触发器。 （ ）11、3位二进制计数器可以构成模值为的计数器
7、。 （ ）12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。 （ ）13、寄存器是组合逻辑器件。 （ ）14、寄存器要存放n位二进制数码时，需要个触发器。 （ ）15、3位二进制计数器可以构成模值为的计数器。 （ ）16、 十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。 （ ）三、简述题1、时序逻辑电路和组合逻辑电路的区别有哪些？2、 何谓“空翻”现象？抑制“空翻”可采取什么措施？四、分析题：1写出图示逻辑图中各电路的状态方程。274LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。74LS161逻辑功能表CTPCTTC
8、PQ3 Q2 Q1 Q00111CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”101110101 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法计数答案一、选择题1-20中3.C A、其余均是A21B 22D 23. D 24. B二、判断题1、（ ）2、（ ）3、（ ）4、（ ）5、（ ）6、（ ）7、（ ）8、.（ ）9、 ）10、（ ）11、（ ）12、 （ ）13、 （ ）14、（ ）15、（ ）16、（ ）三、简述题1、时序逻辑电路和组合逻辑电路的区别有哪些？答：主要区别有
9、两点：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路；时序逻辑电路的输出只与现时输入有关，不具有记忆性，组合逻辑电路的输出不仅和现时输入有关，还和现时状态有关，即具有记忆性。2、何谓“空翻”现象？抑制“空翻”可采取什么措施？答：在一个时钟脉冲为“1”期间，触发器的输出随输入发生多次变化的现象称为“空翻”。空翻造成触发器工作的不可靠，为抑制空翻，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。四、分析题：1.解：（a）Qn+1=A （b）Qn+1=D （C）Qn+1= （d）Qn+1= （e）Qn+1= 2解：1当74LS161从0000开始顺序计数到1010时，与非门输出“0”，清零信号到来，异步清零。（2分）2该电路构成同步十进制加法计数器。（2分）00000001100110001010001101110010010101100100876542319103状态图（4分）CPAQ1Q24Q1、Q2的波形各3分。专心-专注-专业
