《PCB规则的详细解析(doc11页)》由会员分享，可在线阅读，更多相关《PCB规则的详细解析(doc11页)（9页珍藏版）》请在金锄头文库上搜索。
1、关于接地平面：1 接地平面的作用接地平面起到公共基准电压的作用， 提供屏蔽， 能够散热和减小寄生电感 （但它也会增加寄生电容）的功能。2 为什么要在理想情况下， PCB 有一层应该专门用作接地平面?这样当整个平面不被破坏时才会产生最好的结果。 千万不要挪用此专用层中接地平面的区域用于连接其它信号。 由于接地平面可以消除导体和接地平面之间的磁场， 所以可以减小印制线电感。 如果破坏接地平面的某个区域， 会给接地平面上面或下面的印制线引入意想不到的寄生电感。 因为接地平面通常具有很大的表面积和横截面积， 所以使接地平面的电阻保持最小值。 在低频段， 电流会选择电阻最小的路径，但是在高频段，电流会选
2、择阻抗最小的路径。然而也有例外，有时候小的接地平面会更好。如果将接地平面从输入或者输出焊盘下挪开， 高速运算放大器会更好地工作。 因为在输入端的接地平面引入的寄生电容， 增加了运算放大器的输入电容， 减小了相位裕量， 从而造成不稳定性。正如在寄生效应一节的讨论中所看到的，运算放大器输入端1 pF的电容能引起很明显的尖脉冲。 输出端的容性负载包括寄生的容性负载造成了反馈环路中的极点。这会降低相位裕量并造成电路变得不稳定。3 为什么模拟电路和数字电路包括各自的地和接地平面应该分开。模拟信号和数字信号都要回流到地，因为数字信号变化速度快，从而在数字地上引起的噪声就会很大， 而模拟信号是需要一个干净的
3、地参考工作的。 如果模拟地和数字地混在一起，噪声就会影响到模拟信号快速的上升沿会造成电流毛刺流入接地平面。 这些快速的电流毛刺引起的噪声会破坏模拟性能。 模拟地和数字地 （以及电源） 应该被连接到一个共用的接地点以便降低循环流动的数字和模拟接地电流和噪声。二 信号的完整性 （SI）信号完整性是指信号在信号线上的质量。 信号具有良好的信号完整性是指当在需要的时候， 具有所必需达到的电压电平数值。 差的信号完整性不是由某一因素导致的， 而是由板级设计中多种因素共同引起的。 特别是在高速电路中， 所使用的芯片的切换速度过快、 端接元件布设不合理、 电路的互联不合理等都会引起信号的完整性问题。 具体主
4、要包括串扰、 反射、 过冲与下冲、 振荡、 信号延迟等。二 关于串扰( crosstalk):1 串扰的概念串扰是指当信号在传输线上传播时， 因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。 过大的串扰可能引起电路的误触发， 导致系统无法正常工作。串扰是由电磁耦合形成的， 耦合分为容性耦合和感性耦合两种。 容性耦合是由于干扰源(Aggressor)上的电压变化在被干扰对象(Victim)上引起感应电流从而导致的电磁干扰， 而感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。 因此， 信号在通过一导体时会在相邻的导体上引起两类不同的噪声信号：容性耦合信
5、号与感性耦合信号。2 串扰的特性串扰是线间的信号耦合，在串扰存在的信号线中，干扰源常常也是被干扰对象，而被干扰对象同时也是干扰源；串扰分为后向串扰和前向串扰两种，传输线上任意一点的串扰为二者之和。 对于有着理想的地平面的带状传输线， 由于它对于感性耦合和容性耦合有着很好的平衡， 因此感性耦合与容性耦合产生的电流大小相等、 方向相反， 从而使得前向串扰相互抵消，反向串扰相对加强。而对于非理想地平面或微带传输线，由于感性耦合的影响要大于容性耦合，从而使得前向串扰极性为负幅值大；串扰大小与线间距成反比，与线平行长度成正比；串扰随电路中负载的变化而变化， 对于相同的拓扑结构和布线情况， 负载越大，串扰
6、越大；串扰与信号频率成正比， 在数字电路中， 信号的边沿变化 (上升沿和下降沿)对串扰的影响最大，边沿变化越快，串扰越大；反向串扰在低阻抗驱动源处会向远端反射；对于多条平行线的情况， 其中某一线上的串扰为其它各条线各自对其串扰的综合结果，某些情况下，串扰可以对消；对于传输周期信号的信号线，串扰也是周期性的。3 减小串扰的主要方法加大线间距，减小线平行长度，必要时可以以 jog 方式走线；高速信号线在满足条件的情况下， 加入端接匹配可以减小或消除反射， 从而 减小串扰；对于微带传输线和带状传输线， 将走线高度限制在高于地线平面10mil 以内，可以显著减小串扰；在布线空间允许的条件下， 在串扰较
7、严重的两条线之间插入一条地线， 可以 起到隔离的作用，从而减小串扰。四 反射 (reflection)反射和我们所熟悉的光经过不连续的介质时都会有部分能量反射回来一样，就是信号在传输线上的回波现象。 此时信号功率没有全部传输到负载处， 有一部分被反射回来了。在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗， 反射就不会发生了。 如果二者阻抗不匹配就会引起反射， 负载会将一部分电压反射回源端。 根据负载阻抗和源阻抗的关系大小不同，反射电压可能为正，也可能为负。如果反射信号很强，叠加在原信号上，很可能改变逻辑状态， 导致接收数据错误。 如果在时钟信号上可能引起时
8、钟沿不单调，进而引起误触发。一般布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。另外常有一个输出多个接收， 这时不同的布线策略产生的反射对每个接收端的影响也不相同， 所以布线策略也是影响反射的一个不可忽视的因素。五过冲(overshoot)和下冲(undershoot)过冲是由于电路切换速度过快以及上面提到的反射所引起的信号跳变， 也就 是信号第一个峰值超过了峰值或谷值的设定电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作，导致过早地失效，严重的还会损坏器件。过分的下冲能够引起假的时钟或数据错误。 它们可以通过增加适当端接予以减少或消除
9、。六 振铃 (ringing)振荡的现象是反复出现过冲和下冲。 信号的振铃由传输线上过度的电感和电 容引起的接收端与传输线和源端的阻抗不匹配而产生的， 通常发生在逻辑电平门限附近， 多次跨越逻辑电平门限会导致逻辑功能紊乱。 振铃由反射等多种因素引起的，振铃可以通过适当的端接或是改变PCB参数予以减小，但是不可能完全消除。七 信号延迟 (delay)电路中只能按照规定的时序接收数据， 过长的信号延迟可能导致时序和功能的混乱， 在低速的系统中不会有问题， 但是信号边缘速率加快， 时钟速率提高，信号在器件之间的传输时间以及同步时间就会缩短。 驱动过载、 走线过长都会引起延时。 必须在越来越短的时间预
10、算中要容和电感都会对信号的数字切换产生延迟， 加上反射引起的振荡回绕， 使得数据信号不能满满足所有门延时， 包括建立时间，保持时间，线延迟和偏斜。 由于传输线上的等效电足接收端器件正确接收所需要的时间，从而导致接收错误。八 端接电阻匹配方式匹配阻抗的端接有多种方式， 包括并联终端匹配， 串联终端匹配， 戴维南终端匹配， AC 终端匹配，肖特基二极管终端匹配。1 并联终端匹配并联终端匹配是最简单的终端匹配技术：通过一个电阻R 将传输线的末端接到地或者接到 VCC 上。电阻 R 的值必须同传输线的特征阻抗Z0 匹配，以消除信号的反射。如果R 同传输线的特征阻抗Z0 匹配，不论匹配电压的值如何，终端
11、匹配电阻将吸收形成信号反射的能量。终端匹配到 VCC 可以提高驱动器的源的驱动能力，而终端匹配到地则可以提高电流的吸收能力。并联终端匹配技术突出的优点就是这种类型终端匹配技术的设计和应用简便易行， 在这种终端匹配技术中仅需要一个额外的元器件； 这种技术的缺点在于终端匹配电阻会带来直流功率消耗。 另外并联终端匹配技术也会使信号的逻辑高输出电平的情况退化。将TTL 输出终端匹配到地会降低VOH 的电平值，从而降低了接收器输入端对噪声的免疫能力。Vcc并联终端匹配2串联终端匹配串联终端匹配技术，也称之为后端终端匹配技术，不同于其它类型的终端匹 配技术，是源端的终端匹配技术。串联终端匹配技术是在驱动器
12、输出端和信号线 之间串联一个电阻。驱动器输出阻抗 Ro以及电阻R值的和必须同信号线的特征 阻抗Z0匹配。对于这种类型的终端匹配技术，由于信号会在传输线、串联匹配 电阻以及驱动器的阻抗之间实现信号电压的分配，因而加在信号线上的电压实际只有一半的信号电压。而在接收端，由于信号线阻抗和接收器阻抗的不匹配， 通常情况下，接收器 的输入阻抗更高，因而会导致大约同样幅度值信号的反射，称之为附加的信号波 形。因而接收器会马上看到全部的信号电压（附加信号和反射信号之和），而附 加的信号电压会向驱动端传递。然而不会出现进一步的信号反射， 这是因为串联 的匹配电阻在接收器端实现了反射信号的终端匹配。串联终端匹配技
13、术的优点是这种匹配技术仅仅为系统中的每一个驱动器增 加一个电阻元件，而且相对于其它的电阻类型终端匹配技术来说， 串联终端匹配 技术中匹配电阻的功耗是最小的，而且串联终端匹配技术不会给驱动器增加任何 额外的直流负载，也不会在信号线与地之间引入额外的阻抗。由于许多的驱动器都是非线性的驱动器， 驱动器的输出阻抗随着器件逻辑状 态的变化而变化，从而导致串联匹配电阻的合理选择更加复杂。 所以，很难应用 某一个简单的设计公式为串联匹配电阻来选择一个最合适的值。驱动端负载端串联终端匹配3戴维南终端匹配戴维南终端匹配技术或者也叫做双电阻终端匹配技术，采用两个电阻来实现 终端匹配，Ri和R2的并联组合要求同信号
14、线的特征阻抗 Z0匹配。Ri的作用是 帮助驱动器更加容易地到达逻辑高状态，这通过从VCC向负载注入电流来实现。与此相类似，R2的作用是帮助驱动器更加容易地到达逻辑低状态，这通过R2向地释放电流来实现。戴维南终端匹配技术的优势在于在这种匹配方式下， 终端匹配电阻同时还作 为上拉电阻和下拉电阻来使用，因而提高了系统的噪声容限。戴维南终端匹配技 术同样通过向负载提供额外的电流从而有效地减轻了驱动器的负担， 另外这种终 端匹配技术还能够有效地抑制信号过冲。戴维南终端匹配的一个缺点就是无论逻辑状态是高还是低，在Vcc到地之间都会有一个常量的直流电流存在，因而会导致终端匹配电阻中有静态的直流功 耗。这种终
15、端匹配技术同样也要求两个匹配电阻之间存在一定的比例关系，同时也存在额外的到电源和地的线路连接。负载电容和电阻（ Zo、Ri和R2的并联组 合）会对信号的上升时间产生影响，提升驱动器的输出电压。戴维南终端匹配4 AC终端匹配AC终端匹配技术也称之为 RC终端匹配技术，由一个电阻 R和一个电容C 组成，电阻R和电容C连接在传输线的负载一端。电阻 R的值必须同传输线的 特征阻抗Zo的值匹配才能消除信号的反射，电容值的选择却十分复杂，这是因 为电容值太小会导致RC时间常数过小，这样一来该RC电路就类型于一个尖锐 信号沿发生器，从而引入信号的过冲与下冲，另一方面，较大的电容值会带来更 大的功率消耗。通常情况下，要确保RC时间常数大于该传输线负载延时的两倍。 终端匹配元器件上的功率消耗是频率、信号占空比、以及过去数据位模式的函数。 所有这些因素都将影响终端匹配电容的充电和放电特性，从而影响功率消耗。AC终端匹配技术的优势在于终端匹配电容阻隔了直流通路，因此节省了可 观的功率消耗，同时恰当地选取匹配电容的值，可以确保负载端的信号波形接近 理想的方波，同时信号的过冲与下冲又都很小。AC终端匹配技术的一个缺点是
