《基于TSPC原理的D触发器μm工艺版图设计》由会员分享，可在线阅读，更多相关《基于TSPC原理的D触发器μm工艺版图设计（19页珍藏版）》请在金锄头文库上搜索。
1、基于TSPC原理的D触发器m工艺版图设计 作者： 日期：目 录第1章：绪论31.1 幅员设计根底知识31.1.1 幅员设计流程31.1.2 幅员设计步骤31.1.3 幅员设计规那么及验证41.2 标准单元幅员的设计51.2.1 标准单元库的定义51.2.2 标准单元库用途51.2.3 标准单元库设计流程51.3 0.35um 工艺的设计规那么51.3.1 幅员设计生成及建库技术6第2章：D触发器介绍72.1 D触发器原理72.2 边沿D 触发器82.2.1 边沿D 触发器电路构造82.2.2 边沿D触发器工作原理82.3 维持阻塞D触发器102.4 基于TSPC原理的D触发器13第3章：工艺基
2、于TSPC原理的D触发器设计143.1 动态D触发器电路图的设计步骤及电路图143.2 动态D触发器幅员的设计步骤及电路图153.3 DRC验证16第4章：课程设计总结17参考文献18第1章：绪论1.1 幅员设计根底知识1. 幅员设计流程幅员设计是创立工程制图网表的准确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。1. 幅员设计步骤1.首先，市场部通常会详细说明需要开发的产品。2.下一步是规定设计的构造或者行为。电路设计工程师规定芯片的构造来满足市场和/或IDEA功能需求。3.系统仿真由一组工程师完成。这组工程师会对将要集成在最终芯片中
3、的各个单独模块进展定义和验证。4.电路设计组完成所有的数字和模拟仿真，来验证电路的方案和门的连通性，以及门的尺寸为了满足时序标准。这些组需要和幅员设计组进展交互，幅员设计组会使电路适合芯片的幅员布局。5.幅员设计由幅员设计工程师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线使用1至6层金属等。拿去大规模生产的最终设计是整个芯片的幅员。6.在第一块晶圆制造出来后，测试工程师组就要开场尝试测试芯片，首先，他们将检查工艺参数是否在可以承受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。7.在改正所
4、有的错误工艺上的和/或逻辑上的后,芯片就要开场批量生产并流入市场.应当记住,这只是一个概念上的流程.在实际中,通过不同的设计阶段时，会有很多的反复和设计上的迭代。1. 幅员设计规那么及验证幅员设计得好坏，其功能正确与否，必须通过验证工具才能确定。幅员的验证通常包括三大局部：设计规那么检查(DRC)、电学规那么检查(ERC)和幅员与电路图对照(LVS)。只有通过幅员验证的芯片设计才进展制版和工艺流片。设计规那么的验证是幅员与具体工艺的接口, 因此就显得尤为重要, Cadence 中进展幅员验证的工具主要有dracula和diva。Dracula 为独立的验证工具, 不仅可以进展设计规那么验证(D
5、RC) , 而且可以完成电学规那么验证(ERC)、幅员与电路验证(LV S)、寄生参数提取(L PE) 等一系列验证工作, 功能强于Diva。通过C IW 窗口中的ExportStream 菜单, 将幅员转变成GDS2 格式文件*.gds, 并存到运行目录下。在创立了规那么文件之后, 就可以使用PDRACULA 预处理工具对其进展编译。首先, 检查规那么文件中的语法错误, 通过前方可对规那么文件进展编译, 并将结果存为可执行文件进展jxrun 或jxsub , 这个可执行文件包含了提交Dracula 任务的命令。在进展验证操作过程中用到的库都应位于当前运行目录或由路径指定链接到该运行目录。如果
6、库不位于当前运行目录, 那么由Pdracula 建立一个从库到运行目录的链接, 并将其参加上述可执行文件jxrun 中, 经jxrun.con 执行后产生的错误文件(*.DA T )。翻开要验证单元的幅员界面, 点击file 下的D racula Interact ive, DRC, LV S, L PE 等窗口弹出在菜单栏上, 在DRC 菜单下的setup 中, 给出错误文件的路径, 即可将错误报告与Virtuoso的图形界面结合起来, 根据错误层的提示, 在图中直接修改即可。根据错误报告的提示, 修改幅员的步骤为:(1) 将错误文件导入Virtuoso 界面。(2) 找到错误层, 根据错误
7、提示进展修改。(3) 更新gds II, 编译规那么文件, 进展DRC 验证, 重复上述(1) , (2) 操作, 直至幅员完全通过DRC 验证。有一类错误比拟隐蔽, 称为offgrid错误。这类错误是因为位置位于最小栅格的内部造成的, 这样的幅员在制版中因分辨率的限制会对尺寸四舍五入, 造成数据的失真, 甚至可能违反设计规那么, 故必须修改。在最高层的offgrid 错误易于修改, 移动该层或线使其位于栅格边界上,在底层的错误要descend 数层后, 修改instance才可完成。1.2 标准单元幅员的设计1. 标准单元库的定义整套的标准单元库包括幅员库、符号库、电路逻辑库等。包含了组合逻
8、辑、时序逻辑、功能单元和特殊类型单元。是集成电路芯片后端设计过程中的根底局部。一般每个工艺厂商在每个工艺下都会提供相应的标准单元。1. 标准单元库用途标准单元库用来为布局布线工具提供支持，导出以下文档用来进展支持： GDSII文件：包含了单元的幅员信息，用来合成最终的全芯片幅员； LEF文件：本文件是SOC ENCOUNTER环境下用于进展布局布线的文件，该文件为布局布线工具提供了工艺信息和各个单元的几何特性； 时序文件：时序文件用于Design Complier及其他数字综合工具进展门级综合，用于SOC ENCOUNTER等布局布线工具进展时序优化和调节。 电路逻辑和符号库：用于进展大规模的
9、芯片电路设计。 1. 标准单元库设计流程标准单元库的设计主要包括电路设计和幅员设计记忆文档的提取。其中电路设计环节要确定库容量确实定和时序曲线的优化，在这一设计中要最终确定所需的单元类型和驱动能力，电路设计完毕后进展幅员的设计，往往通过全定制的人工设计进展。不过也有一些自动化的工具进展，如CELLERITY和CLIP。1.3 0.35um 工艺的设计规那么电路设计师一般都希望电路设计得尽量紧凑, 而工艺设计师却希望工艺成品率高, 设计规那么是对他们满意的折衷。设计规那么是良好的标准文献，它列出了元件导体、有源区、电阻器等的最小宽度，相邻部件之间所允许的最小间距，必要的重叠与给定的工艺相配合的其
10、它尺寸。人们把设计过程抽象成假设干易于处理的概念性幅员层次，这些层次代表将线路转换成芯片时所必需的掩膜图形。下面就以0.35um N 阱硅栅工艺为例来介绍有关层次的概念。不同层次的名称、含义及其图形标记参见右图。1. 幅员设计生成及建库技术单元库中的每个标准单元具有一样的高度，而宽度那么视单元的复杂程度而有所不同，这样才能在综合布局布线时连成一个整体。标准单元的幅员除了电源、地线的端口可以从两侧水平引出之外，其它端口都排列在相对的上下两边。这样，布局时从水平方向上可以方便地使所有标准单元排列得很整齐。互连线那么被放置在单元行之间的水平布线通道和单元行两端的垂直布线通道区内。对所有单元一般要遵循
11、下面的规那么：1每一个逻辑Pin 必须包括至少有一个端口的物理描述，每个端口必须至少有一个物理几何尺寸。2属于一个单元的所有对象必须在单元边界里面。3在一些技术中，电源和地伸出边缘或者在边界外边。4Pin 的边缘和Blockage 必须至少是到单元边界最小距离的一半。5让单元尺寸最小并不一定是要使芯片面积最小。最好是通过稍微增加芯片面积来优化布局而不是在脑子中一直不考虑布局而一味地减小单元的面积。由于0.35um 标准单元库是要标准单元在单个单元行中具有一样的高度，设计时可以使电源共享。电源共享可以通过减少通道的数量来减少芯片的面积。第2章：D触发器介绍触发器是能够存储一位二进制信息的根本单元
12、。触发器特点有1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。2. 在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。把触发器按触发方式分：可分为电位触发方式、主从触发方式及边沿触发方式。按逻辑功能分：可分为R-S触发器、D触发器、J-K触发器和T触发器。2.1 D触发器原理触发器是一种时钟控制的记忆器件，触发器具有一个控制输入讯号 (CLOCK)。CLOCK讯号使触发器只在特定时刻才按输入讯号改变输出状态。假设触发器只在时钟CLOCK由L到H (H到L) 的转换时刻才接收输入，那么称这种触发器是上升沿 (下降沿) 触发的。触发器可用来储
13、存一位的数据。通过将假设干个触发器连接在一起可储存多位元的数据，它们可用来表示时序器的状态、计数器的值、电脑记忆体中的ASCII码或其他资料。D触发器是最常用的触发器之一。对于上升沿触发D触发器来说，其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化，其他时候Q那么维持不变。上图显示了上升沿触发D触发器的时序图。SET和RESET是D触发器中额外两个可以屏蔽时钟操作的输入。D触发器正常工作情况下，SET和RESET均必须设为1。2.2 边沿D 触发器负跳沿触发的主从触发器工作时，必须在正跳沿前参加输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状况出错
14、。而边沿触发器允许在CP 触发沿来到前一瞬间参加输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。 2. 边沿D 触发器电路构造该触发器由6个与非门组成，其中G1和G2构成根本RS触发器。2. 边沿D触发器工作原理 SD 和RD 接至根本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不管输入端D为何种状况，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状况为0,SD和RD通常又称为直接置1和置0端。我们设它们均已参加了高电平，不影响电路的工作。工作过程如下： 1.CP=0时，与
15、非门G3和G4封锁，其输出Q3=Q4=1，触发器的状况不变。同时，由于Q3至Q5和Q4至Q6的反应信号将这两个门翻开，因此可接收输入信号D，Q5=D，Q6=Q5=D。 2.当CP由0变1时触发器翻转。这时G3和G4翻开，它们的输入Q3和Q4的状况由G5和G6的输出状况决定。Q3=Q5=D，Q4=Q6=D。由根本RS触发器的逻辑功能可知，Q=D。 3.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4翻开后，它们的输出Q3和Q4的状况是互补的,即必定有一个是0，假设Q3为0，那么经G3输出至G5输入的反应线将G5封锁，即封锁了D通往根本RS 触发器的路径；该反应线起到了使触发器维持在0状况和阻止触发器变为1状况的作用,故该反应线称为置0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端通往根本RS触发器的路径也被封锁。Q4输出端至G6反应线
