一种高增益低功耗RailtoRail输出的BICMOS运算放大器———————————————————————————————— 作者：———————————————————————————————— 日期： 一种高增益、低功耗、Rail－to－Rail输出的BICMOS运算放大器应建华 朱慧珍摘要：本文介绍了一种基于0.6um BICMOS工艺，具有高增益、低功耗、Rail to Rail输出的运算放大器使用cadence spectre仿真工具对运放进展了仿真分析，结果说明在外接10K电阻条件下该运放可到达115dB的直流开环电压增益，低至0.32mw的功耗；在100pF电容负载下，单位增益带宽为2.1MHz，相位裕度为60；同时由于使用了共模反应构造，使得运放获得了高的电源抑制比和共模抑制比关键词：BICMOS；运算放大器；Rail-to-Rail；共模反应Abstract Based on 0.6um BICMOS technology,A high-gain operational amplifier with low-dissipation and rail-to-rail output range has been presented here.The simulation result with cadence spectre show that the dc gain of the op amp is 115dB while driving 10k,and the unity gain frequency is 2.1MHz with a phasemargin of 60 while driving 100pF capacitive loads.for the use of CMFB configuration, the high PSRR and CMRR has been obtained.Keywords:BICMOS;Operational amplifier;Rail-to-Rail;CMFB1 引言近年来，随着对A/D，D/A转换器的精度的更高的要求，对在其中使用的运算放大器的精度和性能也提出了相应的高要求。
Bipolar工艺由于其在跨导，噪声特性，速度，和输入失调上表现出优于MOS工艺的性能，引起了众多设计者的关注BICMOS工艺由于综合了Bipolar工艺和MOS工艺两者的优点，获得了高的直流电压增益，低的输入失调电压，低的输入噪声，以及高的速度等好的性能本文介绍的基BICMOS工艺的运算放大器就是充分利用了Bipolar高的跨导，低的失调特性，使用双极型晶体管作为输入管，实现了相对高的电压增益以及相对低的输入失调电压的特性；同时到达满电源幅度〔Rail to Rail〕的输出范围2 运算放大器电路设计当运放在闭环使用时，其开环电压增益的大小，对于运放的精度有着极大的影响[1]为了减小增益误差，就必然要求运放具有高开环电压增益本文采用了BICMOS构造，把双极型晶体管和MOS晶体管结合在同一个集成电路中，利用双极型晶体管作为输入对管当偏置电流一样时，双极型晶体管的跨导比相应的MOSFET晶体管的要大，因而比传统的COMS运放获得更高的电压增益，以及较低的输入失调电压[2][3]2.1 高增益的输入级设计考虑到运放输入级的高增益、高共模抑制能力和低的失调，在设计差分输入级时，应使之具有高的跨导，高的共模抑制能力以及对称性好，偏置电流小等特点。
传统的高增益输入级采用折叠式共源共栅构造，但是为了进一步提高运放的增益，减小输入失调电压，输入级采用了pnp晶体管作为输入管的BICMOS构造的折叠式共射共栅构造输入级电路图如图1所示TP1、TP2为一对电平位移管，此电平位移管保证输出电压最小值在运放接成反应构造使用时不受限制，可以低至零伏输入电压经过电平位移管TP1、TP2移到一个适宜的电位，此电位保证了运放输入对管TP3、TP4工作于放大区，从而使得输入级的电压增益不会降低输入的电压信号在此转化为电流，电流经过折叠式构造TP3、M3、M1和TP4、M4、M1转化为第一级的输出电压由于输入级采用了双极型晶体管，由参考文献[2]可知，双极型晶体管的跨导和mos晶体管的跨导分别为：＝ 〔1〕 〔2〕其中，，分别为电子迁移率，介电常数，氧化层厚度；IC为双极型晶体管的集电极电流，ID为mos晶体管的漏极电流，由上式可知，双极型晶体管的跨导与集电极电流成正比，而mos晶体管的跨导与漏极电流的平方根成正比；在假定IC＝ID的情况下，前者要比后者大几倍或十倍。
为了获得更大的电压增益，现推导电压增益表达式如下： 输入级的输出电阻为 〔3〕 其中为Mj的输出电阻，为从TP3的集电极看进去的等效电阻，＝，， 其中为沟长调制系数,，ID为M1管的偏置电流，且，且设定M1和M5的宽长比相等，可知从而ROUT的值可表示如下： 〔4〕 由于输入级是折叠式构造，输出短路电流即为TP3的集电极电流，因此 〔5〕其中由M6和M11的宽长比保证了IC=ID,运放电压增益为： 〔6〕把Gm和ROUT表达式带入〔6〕式可得出： 〔7〕 式中忽略了的值，由〔7〕式可知，增加M1和M5管的并联个数，也就会增加宽长比，从而大大增加了开环电压增益因此，为了提高电压增益，M1和M5管采用四个并联例如，在使用的工艺模型库中，给出了各参数如下：,COX ，，仿真得到的电流大小为，，把以上参数带入〔7〕式可得到的电压增益大小为：Av=20245，实现了输入级的高增益。
为了让运放具有低的失调电压，在输入级采用了BJT构造，因此本电路的失调电压比相应的MOS输入级的失调电压要低[3]为了进一步减少失调电压，参加了调节失调电阻，电路中R1、R2、R3、R4为调节失调电阻；当由于输入对管产生失配，而产生失调电压时，通过调节电阻的阻值，使得R1＋R2和R3＋R4不相等，来抵消晶体管的不匹配[4],从而到达减小失调电压的目的2.2 共模反应由于输入级的电压增益很高，因此在输入级中设计了共模反应〔CMFB〕构造，来抑制晶体管的不匹配对输出共模电压造成的影响[1]带共模反应的输入级电路图如图2所示：反应网络如图中虚线右侧所示，由M15～M22构成；当由于器件失配，引起Vout1和Vout2都上升，由图2可知，电流I2会减小，I1会增加，从而引起M20的电流增加，从而M3,M4的电流也在增加，进而降低Vout1 和Vout2的电位，因此起到了稳定输出共模电平的作用在电路中合理设计管子的宽长比，保证I1=I2，同时设计M21,M22的宽长比相等，并且为M19的一半那么可得到： 〔8〕 〔9〕而： 〔10〕 〔11〕因而有：2＝＋ 〔12〕对〔10〕式进展简化可得出： 〔13〕即Vb等于输出共模电平。
2.3 Rail-to-Rail的输出极设计随着电源电压的迅速减小，按照传统运算放大器构造[5]设计的模拟电路的输出动态范围也相应减小，使得输出信号的信噪比性能变得很差为了解决这个问题，信号输出动态范围应该提高到对地电平的最高电位，即电源电压这种想法就产生了满电源幅度〔Rail-to-Rail〕运算放大器的设计第二级运放的目的就是为了增大输出电压的摆幅，以到达Rail-to-Rail的输出同时为了提高运放的输出电流驱动能力，要采用推挽输出构造输出级电路图如图3所示：图3．Rail-to-Rail的输出级图3中，M1、M2为两输入管，采用共源级接法，以增大输出电压摆幅，M2支路的电流经过M6镜像到M4、M5管，把双端输入转化为单端输出；M2镜像过来的电流与M1支路电流一起驱动输出负载由于Vin1和Vin2为差动输入，输出就形成了推挽式输出由于输出晶体管都采用共源级接法，因此，输出电压可以从0v变化到Vdd，实现了满电源幅度的输出此电路的静态偏置电流由输入级的输出共模电平来确定为使放大器有良好的频率响应特性, 输出级采用miller补偿，C1,C2为miller补偿电容由于C1和C2引入了右半平面的零点，为了消除右半平面的零点引起的系统的不稳定[1]，参加了工作于深线性区的M9,M10管，把右半平面的零点移到左半平面来，消除不稳定因素。
M3,R2,M13构成输出对Vdd短路保护电路，M4,R1,TP1,M11,M12构成输出对地短路保护电路3 运算放大器仿真分析用cadence spectre工具对电路进展了模拟负载电阻10K,负载电容100pF时电压增益为115dB，如图5所示当输入共模信号降低时，由于输出管M7、M8管处于线性区，从而会降低开环电压增益，如输入信号为0.5v时，开环电压增益降到106dB，但是运放仍能正常工作图5．输入电平为2v对应的开环电压增益值在运放闭环应用时，由于运放开环增益极高，为了让系统稳定，参加了Miller电容进展补偿系统的幅频相频特性曲线如图6所示，补偿之后的相位裕度为60o图6．频率响应特性曲线由于采用了CMFB构造，运放的电源抑制比和共模抑制比大大提高了，运放到达了很好的性能运放的PSRR和CMRR的曲线如图7、8所示图7．电源抑制比的频率曲线图8．共模抑制比的频率曲线为了验证运放的Rail-to-Rail的特性，把运放接成两倍增益的构造，在输入端加两个相等的分压电阻，即输入共模信号放大两倍，得结果如图9所示仿真结果说明，运放到达了Rail-to-Rail的输出范围图9．放大器两倍增益响应4 完毕语本文设计了一种高电压增益，低功耗的Rail－to－Rail输出的运算放大器。
仿真结果显示，运放到达了极高的电压增益，同时获得了很低的功耗，实现了Rail－to－Rail的输出由于采用了双极型晶体管作为输入极的BICMOS工艺，提高了电压增益的同时，降低了输入失调电压参考文献：[1] 毕查德拉扎维 模拟CMOS集成电路设计[M].西安：西安交通大学出版社，2002，12．[2] 格雷〔Gray,P.R.〕 模拟集成电路的分析与设计[M].北京：高等教育出版社，2003.10.[3] Kazuya sone and Michio Yots-uyanagi,＂Design Technique for Analog Bicmos Circuits，＂presented at IEEE meeting, Bipolar/BICMOS Circuits Techno -logy,。