《2022年VHDL练习题》由会员分享，可在线阅读，更多相关《2022年VHDL练习题（4页珍藏版）》请在金锄头文库上搜索。
1、12. VHDL 语言中变量定义的位置是 D 。A. 实体中中任何位置 B. 实体中特定位置 C. 结构体中任何位置 D. 结构体中特定位置13. VHDL 语言中信号定义的位置是 D 。A. 实体中任何位置B. 实体中特定位置 C. 结构体中任何位置D. 结构体中特定位置14. 变量是局部量可以写在 B 。A. 实体中B. 进程中 C. 线粒体D. 种子体中15. 变量和信号的描述正确的是 A 。A. 变量赋值号是 := B. 信号赋值号是 := C. 变量赋值号是 = D. 二者没有区别16. 变量和信号的描述正确的是 B 。A. 变量可以带出进程 B. 信号可以带出进程 C. 信号不能带
2、出进程 D. 二者没有区别17. 关于 VHDL数据类型，正确的是 D 。A. 数据类型不同不能进行运算B. 数据类型相同才能进行运算C. 数据类型相同或相符就可以运算 D. 运算与数据类型无关18. 下面数据中属于实数的是 A 。A. 4.2 B. 3 C. 1D. “11011”19. 下面数据中属于位矢量的是 D 。A. 4.2 B. 3 C. 1D. “11011” 20. 关于 VHDL数据类型，正确的是。A. 用户不能定义子类型B. 用户可以定义子类型C. 用户可以定义任何类型的数据 D. 前面三个答案都是错误的21. 可以不必声明而直接引用的数据类型是 C 。A. STD_LOG
3、IC B. STD_LOGIC_VECTOR C. BIT D. 前面三个答案都是错误的22. STD_LOGIG_1164 中定义的高阻是字符 D 。A. X B. x C. z D. Z 23. STD_LOGIG_1164 中字符 H定义的是 A 。A. 弱信号 1 B. 弱信号 0 C. 没有这个定义D. 初始值24. 使用 STD_LOGIG_1164 使用的数据类型时 B 。A.可以直接调用 B. 必须在库和包集合中声明 C. 必须在实体中声明 D. 必须在结构体中声明25. 关于转化函数正确的说法是。A. 任何数据类型都可以通过转化函数相互转化 B. 只有特定类型的数据类型可以转
4、化C. 任何数据类型都不能转化D. 前面说法都是错误的26. VHDL 运算符优先级的说法正确的是 C 。A. 逻辑运算的优先级最高 B. 关系运算的优先级最高C. 逻辑运算的优先级最低 D. 关系运算的优先级最低27. VHDL 运算符优先级的说法正确的是 A 。A. NOT 的优先级最高B. AND 和 NOT 属于同一个优先级C. NOT 的优先级最低D. 前面的说法都是错误的28. VHDL 运算符优先级的说法正确的是 D 。A. 括号不能改变优先级 B. 不能使用括号 C. 括号的优先级最低 D. 括号可以改变优先级29. 如果 a=1,b=0 ，则逻辑表达式（a AND b） OR
5、（ NOT b AND a ）的值是 B 。 A. 0 B. 1 C. 2 D. 不确定30. 关于关系运算符的说法正确的是。A. 不能进行关系运算 B. 关系运算和数据类型无关C. 关系运算数据类型要相同D. 前面的说法都错误43. 如果 a=1,b=1 ，则逻辑表达式（a XOR b） OR（ NOT b AND a ）的值是 A 。A. 0 B. 1 C. 2 D. 不确定51. 在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。D 。A.idata = “00001111”;B.idata = b”0000_1111
6、”;C.idata = X”AB ”D. idata = B”21”;54. 在一个 VHDL设计中 idata是一个信号，数据类型为integer，数据范围0 to 127 下面哪个赋值语句是正确的。 C。精品p d f 资料 - - - 欢迎下载 - - - - - - - - - - - - - - -第 1 页，共 4 页 - - - - - - - - - - 精品p d f 资料 - - - 欢迎下载 - - - - - - - - - - - - - - -第 1 页，共 4 页 - - - - - - - - - - A.idata := 32; B.idata = 16#A0
7、#; C.idata = 16#7#E1; D.idata := B#1010#; 57. 对于信号和变量的说法，哪一个是不正确的： A 。A.信号用于作为进程中局部数据存储单元B.变量的赋值是立即完成的C.信号在整个结构体内的任何地方都能适用D.变量和信号的赋值符号不一样58. VHDL 语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：。A.IEEE 库B.VITAL 库 C.STD 库D.WORK 工作库73. 在 VHDL中，语句” FOR I IN 0 TO 7 LOOP ”定义循环次数为 A 次。A. 8 B. 7 C. 0 D.1 74. 在 VHDL中，PROCE
8、SS 结构内部是由 B 语句组成的。A. 顺序B. 顺序和并行C. 并行D.任何83. 执行下列语句后Q的值等于 D 。SIGNAL E: STD_LOGIC_VECTOR (2 TO 5); SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2); E0, 4 =0, OTHERS=1); QE (2), 4=E (3), 5=1, 7 =E (5), OTHERS=E (4); A “11011011”B. “00110100” C. “11011001” D. “ 00101100”95. 执行下列语句后Q的值等于 A 。SIGNAL E: STD_LOGIC_V
9、ECTOR (2 TO 5); SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2); E1, 4 =1, OTHERS=0); QE (2), 4=E (3), 5=1, 7 =E (5), OTHERS=E (4); A “11011011”B. “00110100” C. “11011001” D. “00101100”96. 在 VHDL的 IEEE 标准库中，预定义的标准逻辑位STD_LOGIC 的数据类型中是用表示的。 A 小写字母和数字 B. 大写字母数字 C.大或小写字母和数字 D. 全部是数字99. 在 VHDL的 IEEE 标准库中，预定义的标准逻
10、辑数据STD_LOGIC 有 C 种逻辑值。A 2 B. 3 C. 9 D. 8 14下面既是并行语句又是串行语句的是（C ）A.变量赋值 B. 信号赋值 C.PROCESS 语句D.WHENELSE语句3. VHDL 语言中变量定义的位置是( D ) A. 实体中中任何位置；B. 实体中特定位置；C. 结构体中任何位置；D. 结构体中特定位置。4. 可以不必声明而直接引用的数据类型是( C ) A. STD_LOGIC ；B. STD_LOGIC_VECTOR；C. BIT ；D. ARRAY 。1 在一个 VHDL设计中 Idata是一个信号，数据类型为std_logic_vector，试
11、指出下面那个赋值语句是错误的。D A. idata = “00001111” B. idata = b”0000_1111”; C. idata = X”AB”; D. idata 10 THEN Q1 0); - 置零ELSE Q1 = Q1 + 1 ; - 加 1 END IF; END IF; END PROCESS ; Q 0); ELSIF CLK = 1 AND CLKEVENT THEN IF LOAD = 1 THEN Q1 := DATA; ELSE IF EN = 1 THEN Q1 := Q1 + 1; END IF; END IF; END IF; Q = Q1; 精品
12、p d f 资料 - - - 欢迎下载 - - - - - - - - - - - - - - -第 3 页，共 4 页 - - - - - - - - - - 精品p d f 资料 - - - 欢迎下载 - - - - - - - - - - - - - - -第 3 页，共 4 页 - - - - - - - - - - END PROCESS; END ONE; 2.看下面原理图，写出相应VHDL描述LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY TRI_STATE IS PORT ( E, A : IN STD_LOGIC; Y :
13、INOUT STD_LOGIC; B : OUT STD_LOGIC); END TRI_STATE; ARCHITECTURE BEHAV OF TRI_STATE IS BEGIN PROCESS (E, A, Y) BEGIN IF E = 0 THEN B = Y; Y = Z; ELSE B = Z; Y = A; END IF; END PROCESS; END BEHAV; eaby精品p d f 资料 - - - 欢迎下载 - - - - - - - - - - - - - - -第 4 页，共 4 页 - - - - - - - - - - 精品p d f 资料 - - - 欢迎下载 - - - - - - - - - - - - - - -第 4 页，共 4 页 - - - - - - - - - -
