《计算机新技术多核技术 X页》由会员分享，可在线阅读，更多相关《计算机新技术多核技术 X页（6页珍藏版）》请在金锄头文库上搜索。
1、计算机新技术我;对多核技术的认识相关技术名词解释：1多核技术定义：1多核处理器定义：1双核技术定义：1多核技术的特点分析：2多核技术的优势：2潜在的两个问题2九大关键技术的挑战2未来的发展5在计算机新技术课程上了解到了多核技术，是我对多核技术有了更大的兴 趣，所以选择多核技术来写一篇自己的认识。相关技术名词解释:多核技术定义：多核技术就是把多个处理器集成在一个芯片内，是对称多处理系统的延伸， 设计的主要思想是通过简化超标量结构设计，将多个相对简单的超标量处理器核 集成到一个芯片上，从而避免线延的影响，并充分开发线程级并行性，提高吞吐 且O多核处理器定义：多核处理器，指的是在一个芯片内含有多个处
2、理核心而构成的处理器。所谓 “核心”，通常指包含指令部件、算术/逻辑部件、寄存器堆和一级或者二级缓存 的处理单元。在芯片上，多个核心通过某种方式互联起来，使它们能够交换数据, 从而可以对外表现为一个统一的多核处理器。多核处理器能通过划分任务，分配 给多个内核并行执行线程，可以在相同的时间内完成更多的任务，从而大大提高 了处理速度。双核技术定义：所谓“双核技术”，就是在处理器上拥有两个一样功能的处理器核心，即将 两个物理处理器核心整合到一个内核中。两个处理核心在共享芯片组存储界面的 同时，可以完全独立地完成各自地工作，从而能在平衡功耗的基础上极大地提 高CPU性能。多核技术的特点分析:多核技术的
3、优势：门前的研究认为，多核处理器相比相同工艺、相同面积的单核处理器具有如 下优势：1、逻辑简单：相对超标量微处理器结构和超长指令字结构而言，单芯片多 处理器结构的控制逻辑复杂性要明显低很多。相应的单芯片多处理器的硬件实现 必然要简单得多。2、高主频：芯片多处理器结构的控制逻辑相对简单，包含极少的全局信号, 因此线延迟对其影响比较小，因此，在同等工艺条件下，单芯片多处理器的硬件 实现要获得比超标量微处理器和超长指令字微处理器更高的工作频率。3、低通信延迟：由于多个处理器集成在一块芯片上，且采用共享Cache或 者内存的方式，多线程的通信延迟会明显降低，这样也对存储系统提出了更高的 要求。4、低功
4、耗：调节电压/频率、负载优化分布等，可有效降低CMP功耗。5、设计和验证周期短：微处理器厂商一般采用现有的成熟单核处理器作为 处理器核心，从而可缩短设计和验证周期，节省研发成本。潜在的两个问题虽然在总体性能和能源效率方面上多核具有明显优势，但是从目前多核的技 术和人们对于其应用能力上看，还有两方面的潜在问题：（1）为了达到总体性能和能源的有效性，在同一工艺条件下，每个核心在 芯片上所占的面积实际上较小，意味着每个核心比相应的单核处理器要简单，从 而计算能力相对较弱。对于那些本质上必须申行执行的程序来讲，由于很难利用 到多个核心，它们在多核情况下可能会运行得更慢。一般来讲，不能简单地期望 N核处
5、理器能够达到N倍的性能。（2）当核心数ri增多时，虽然理论上可以通过并行处理得到性能提升，但 是目前人们并没有完全清楚如何将各种类型的应用有效分布到各个并行处理单 元上协同工作。另外，从体系结构角度来讲，多个核心如何能有效地互联通信， 如何有效地共享缓存资源，以及如何能够在有限的片外管脚数目上达到多个核心 总体需求的I/。带宽等问题都还具有很大的挑战性。九大关键技术的挑战虽然多核能利用集成度提高带来了以上诸多好处，让芯片的性能成倍地增 加，但很明显的是原来系统级的一些问题便引入到了处理器内部，多核处理器面 临着九大关键技术的挑战。1、核结构研究：同构还是异构CMP的构成分成同构和异构两类，同构
6、是指内部核的结构是相同的， 而异构是指内部的核结构是不同的。为此，面对不同的应用研究核结构的实现对 未来微处理器的性能至关重要。核本身的结构，关系到整个芯片的面积、功耗和 性能。怎样继承和发展传统处理器的成果，直接影响多核的性能和实现周期。 同时，根据Amdahl定理，程序的加速比决定于冷行部分的性能，所以，从理论 上来看似乎异构微处理器的结构具有更好的性能。核所用的指令系统对系统的实现也是很重要的，采用多核之间采用相同 的指令系统还是不同的指令系统，能否运行操作系统等，也将是研究的内容之一。2、程序执行模型处理器设计的首要问题是选择程序执行模型。程序执行模型的适用性决 定多核处理器能否以最低
7、的代价提供最高的性能。程序执行模型是编译器设计人 员与系统实现人员之间的接口。编译器设计人员决定如何将-种高级语言程序按 一种程序执行模型转换成一种目标机器语言程序；系统实现人员则决定该程序执 行模型在具体目标机器上的有效实现。当目标机器是多核体系结构时，产生的问 题是：多核体系结构如何支持重要的程序执行模型？是否有其他的程序执行模 型更适于多核的体系结构？这些程序执行模型能多大程度上满足应用的需要并 为用户所接受？3、Cache设计：多级Cache设计与一致性问题处理器和主存间的速度差距对CMP来说是个突出的矛盾，因此必须使 用多级Cache来缓解。目前有共享一级Cache的CMP、共享二级
8、Cache的CMP 以及共享主存的CMPo通常，CMP采用共享二级Cache的CMP结构，即每个处理 器核心拥有私有的一级Cache,旦所有处理器核心共享二级Cache Cache自身 的体系结构设计也直接关系到系统整体性能。但是在CMP结构中，共享Cache 或独有Cache孰优孰劣、需不需要在一块芯片上建立多级Cache,以及建立儿级 Cache等等，由于对整个芯片的尺寸、功耗、布局、性能以及运行效率等都有 很大的影响，因rfn这些都是需要认真研究利探讨的问题。另一方面，多级Cache 又引发一致性问题。采用何种Cache致性模型和机制都将对CMP整体性能产 生重要影响。在传统多处理器系统
9、结构中广泛采用的Cache -致性模型有：顺序 一致性模型、弱一致性模型、释放一致性模型等。与之相关的Cache-致性机制 主要有总线的侦听协议和基于目录的目录协议。目前的CMP系统大多采用基于总 线的侦听协议。4、核间通信技术CMP处理器的各CPU核心执行的程序之间有时需要进行数据共享与同 步，因此其硬件结构必须支持核间通信。高效的通信机制是CMP处理器高性能 的重要保障，目前比较主流的片上高效通信机制有两种，一种是基于总线共享的 Cache结构，一种是基于片上的互连结构。总线共享Cache结构是指每个CPU内 核拥有共享的二级或三级Cache,用于保存比较常用的数据，并通过连接核心的 总线
10、进行通信。这种系统的优点是结构简单，通信速度高，缺点是基于总线的结 构可扩展性较差。基于片上互连的结构是指每个CPU核心具有独立的处理单元 和Cache,各个CPU核心通过交叉开关或片上网络等方式连接在一起。各个CPU 核心间通过消息通信。这种结构的优点是可扩展性好，数据带宽有保证；缺点是 硬件结构复杂，且软件改动较大。也许这两者的竞争结果不是互相取代而是互相 合作，例如在全局范围采用片上网络而局部采用总线方式，来达到性能与复杂性 的平衡。5、总线设计传统微处理器中，Cache不命中或访存事件都会对CPU的执行效率产生 负面影响，而总线接口单元（BIU）的工作效率会决定此影响的程度。半多个 C
11、PU核心同时要求访问内存或多个CPU核心内私有Cache同时出现Cache不命中 事件时，BIU对这多个访问请求的仲裁机制以及对外存储访问的转换机制的效率 决定了 CMP系统的整体性能。因此寻找高效的多端曰总线接曰单元（BIU）结构, 将多核心对主存的单字访问转为更为高效的猝发（burst）访问；同时寻找对 CMP处理器整体效率最佳的一次Burst访问字的数量模型以及高效多端口 BIU访 问的仲裁机制将是CMP处理 器研究的重要内容。6、操作系统设计：任务调度、中断处理、同步互斥对于多核CPU,优化操作系统任务调度算法是保证效率的关键。一般任 务调度算法有全局队列调度和局部队列调度。前者是指操
12、作系统维护-个全局的 任务等待队列，当系统中有一个CPU核心空闲时，操作系统就从全局任务等待 队列中选取就绪任务开始在此核心上执行。这种方法的优点是CPU核心利用率较 高。后者是指操作系统为每个CPU内核维护一个局部的任务等待队列，汽系统中 有一个CPU内核空闲时，便从该核心的任务等待队列中选取恰汽的任务执行，这 种方法的优点是任务基本上无需在多个CPU核心间切换，有利于提高CPU核心局 部Cache命中率。目前多数多核CPU操作系统采用的是基于全局队列的任务调度 算法。多核的中断处理和单核有很大不同。多核的各处理器之间需要通过中断方 式进行通信，所以多个处理器之间的本地中断控制器和负责仲裁各
13、核之间中断分 配的全局中断 控制器也需要封装在芯片内部。另外，多核CPU是一个多任务系 统。由于不同任务会竞争共亨资源，因此需要系统提供同步与互斥机制。而传 统的用于单核的解决机制并不能满足多核，需要利用硬件提供的“读一修改一写” 的原子操作或其他同步互斥机制来保证。7、低功耗设计半导体工艺的迅速发展使微处理器的集成度越来越高，同时处理器表面 温度也变得越来越高并呈指数级增长，每三年处理器的功耗密度就能翻一番。目 前，低功耗和热优化设计己经成为微处理器研究中的核心问题。CMP的多核心结 构决定了其相关的功耗研究是一个至关重要的课题。低功耗设计是-个多层次问 题，需要同时在操作系统级、算法级、结
14、构级、电路级等多个层次上进行研究。 每个层次的低功耗设计方法实现的效果不同抽象层次越 高，功耗和温度降 低的效果越明显。8、存储器墙为了使芯片内核充分地工作，最起码的要求是芯片能提供与芯片性能相 匹配 的存储器带宽，虽然内部Cache的容量能解决一些问题，但随着性能的进 一步提高，必须有其他一些手段来提高存储器接口的带宽，如增加单个管脚带宽 的DDR、DDR2、QDR、XDR等。同样，系统也必须有能提供高带宽的存储器。所以， 芯片对封装的要求也越来越高，虽然封装的管脚数每年以20%的数目提升，但还 不能完全解决问题，而且还带来了成本提高的问题，为此，怎样提供一个高带宽， 低延迟的接口带宽，是必
15、须解决的一个重要问题。9、可靠性及安全性设计随着技术革新的发展，处理器的应用渗透到现代社会的各个层面，但是 在安全性方面却存在着很大的隐患。一方而，处理器结构自身的可靠性低下，由 于超微细化与时钟设计的高速化、低电源电压化，设计上的安全系数越来越难以 保证，故障的发生率逐渐走高。另一方面，来自第三方的恶意攻击越来越多，手 段越来越先进，已成为具有普遍性的社会问题。现在，可靠性与安全性的提高在计算机体系结构研究领域备受注目。未来的发展处理器功耗8电流*电压*电压*主频”，所以：处理器功耗正比于IPCo由单核处理器增加到多核处理器，如果主频不变的话，TPC理论上可以 提高n倍，功耗理论上也就最多提
16、高n倍，因为功耗的增加是线性的。而实际情 况是，多核处理器性能达到单核处理器同等性能的时候，前者的主频可以更低， 因此功耗的下降也是指数方下降的。反映到产品中就是多核处理器的起跳主频可 以比单核处理器更低，性能更好。由此可见，将来处理器发展的趋势是：为了达 到更高的性能，在采用相同微架构的情况下，可以增加处理器的内核数量同时维 持较低的主频。这样设计的效果是，更多的并行提高IPC,较低的主频有效地控 制了功耗的上升。多核处理器通过把多个执行内核放进一个处理器，每个内核在 较低的频率下来降低功耗同时提高性能。实践证明，这种多核设计方法仍然符合 摩尔定律。多核处理器的高性能低功耗的特性在满足了广大客户对性能不断追求 的同时也极大提升了性能功耗比，为广大用户提供了更好的选择。同时，随着
