《数字电子技术基础：第3章_3.125TTL门电路》由会员分享，可在线阅读，更多相关《数字电子技术基础：第3章_3.125TTL门电路（44页珍藏版）》请在金锄头文库上搜索。
1、第三章 门电路 之 TTL,3.0 实例：一个判断电路，完成以下工作,解： 1.列真值表高电平VH “1”低电平VH “0”三个输入信号设为3个变量2.画K-map,3.化简,Y=AB+AC+BC,实现,1.用与非门实现,2.用或非门实现,Y=(AB+AC+BC) ) =(AB) (AC) (BC) ),Y=AB+AC+BC,Y=（A+B）（A+C）（B+C）,3.1 概述,门电路（gate circuit）是构成数字电路的基本单元。所谓“门”就是一种条件开关，在一定的条件下，它能允许信号通过，条件不满足时，信号无法通过。在数字电路中，实际使用的开关都是晶体二极管、三极管以及场效应管之类的电子
2、器件。各种器件具有可以区分的两种工作状态，可以起到断开和闭合的开关作用。门电路的输出与输入之间存在着一定的逻辑关系，这种逻辑关系又称逻辑门电路。从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。,门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门 ,门电路中以高/低电平表示逻辑状态的1/0,正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1,3.1 概述,逻辑门电路 分立元件 集成逻辑门电路IC-Integrated Circuits，1961，美国德克萨斯仪器公司（TI）数字电子技术是当前发展最快的学科之一。就逻辑器件而言
3、，已经从40年代的电子管、50年代的晶体管、60年代的小规模集成电路(SSI)，发展到现在的中规模 (MSI)、大规模 (LSI)和超大规模集成电路(VLSI)。把大量的基本逻辑门电路集成在一个芯片中，通过编程将基本逻辑门按照逻辑关系连接起来，可以实现一个数字系统，改变连线关系则可以实现另一个数字系统。 通过编程改变逻辑门连接关系的集成电路芯片就是可编程逻辑器件（PLD），为数字电路设计提供了更加完善、方便的器件。数字电路的设计过程和方法也在不断地演变和发展。由于半导体技术的迅速发展，微型计算机的广泛应用，数字电子技术在现代科学技术领域中占有很重要的地位，在各个领域中得到广泛的应用。卫星、导弹
4、的控制系统，汽车、船舶的电子装置，数字电视、移动电话等家用电器的核心部件，无一不采用数字集成电路。,3.1 概述,分类：按制造工艺分为双极型、单极型和混合型,双极型：TTL：晶体管-晶体管逻辑门电路（Transistor-Transistor Logic）ECL：发射极耦合逻辑门电路I2L：集成注入逻辑门电路单极型：NMOS：N沟道金属-氧化物半导体PMOS：P沟道金属-氧化物半导体CMOS：互补型金属-氧化物-半导体混合型：Bi-CMOS：双极型-CMOS,3.1 概述,分类：按输出结构区分,互补输出/推拉输出OC输出/OD输出三态输出,3.1 概述,分类：按逻辑功能区分,与门或门非门与非门
5、或非门与或非门异或门,TTL系列集成电路,SN74/54：标准系列，其典型电路与非门的平均传输时间 tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd6ns，平均功耗P22mW。 74L：加大阻值，降低功耗，但延迟时间增加。dp积 delay-power product，传输时间和功耗的乘积，表示门电路的综合性能,74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间
6、 tpd9ns，平均功耗P2mW。 74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。,TTL系列集成电路,AS：高级肖特基系列，为了进一步缩短传输延迟时间而设计的改进系列。速度更快，功耗比S系列大；,ALS：高级低功耗肖特基系列，是为获得更小的dp积而设计的系列，电阻大，功耗低，改进工艺缩短延迟时间；,74F：Fast TTL系列，速度，功耗介于AS 、ALS之间；,命名,其他双极型集成电路,ECL 发射级耦合逻辑电路目前各种数字集成电路中工作速度最快的一种；输出内阻低，带负载能力强，扇出系数达90以上；互补输出，使用灵活方便速度快，功耗大，限制集成度；目前ECL
7、电路的产品只有中小规模集成电路，主要用于高速、超高速的数字系统和设备当中。,I2L 集成注入式逻辑电路结构简单，电路中没有电阻元件，节省硅片面积，功耗低，电源电压低，微电流工作；抗干扰能力差，开关速度慢；目前I2L电路主要用于制作大规模集成电路内部逻辑电路，很少用来制作中小规模集成电路产品。,74AHC/AHCT：改进的高速CMOS系列，速度比HC提高一倍，带载能力提高一倍；目前主流；VHC/VHCT：三菱、NEC ,LVC：低压CMOS系列，工作电压在1.653.3V，平均传输时间tpd3.8ns，可以接受5V输入，可提供更大的负载电流，LVC系列提供总线驱动电路能将3.3V以下电平转换为5
8、V输出。,ALVC：TI公司1994年推出的改进的低压CMOS逻辑系列，在LVC基础上进一步提高工作速度，提高性能更加优越的总线驱动器件。LVC和ALVC是目前CMOS电路中性能最好的两个系列，可以满足高性能数字系统设计的需求。尤其在移动式便携电子设备中，优势更加明显。如笔记本电脑、移动电话、数码照相机等,3.1 概述,消费性电子产品,开关电路模型,开关模型,半导体二极管（Diode）的结构和外特性,二极管的结构： PN结 + 引线 + 封装构成,P,N,3.2.1 二极管的开关特性,高电平：VIH=VCC低电平：VIL=0,VI=VIH D截止，VO=VOH=VCCVI=VIL D导通，VO
9、=VOL=0.7V,二极管的开关等效电路,二极管的动态电流波形：,3.2.2 二极管与门,设VCC = 5V加到A,B的 VIH=3V VIL=0V二极管导通时 VDF=0.7V,规定3V以上为1,0.7V以下为0,3.2.3 二极管或门,设VCC = 5V加到A,B的 VIH=3V VIL=0V二极管导通时 VDF=0.7V,规定2.3V以上为1,0V以下为0,二极管构成的门电路的缺点,电平有偏移带负载能力差只用于IC内部电路,双极型三极管的结构管芯 + 三个引出电极 + 外壳,3.5.1 半导体三极管的开关特性,基区薄低掺杂,发射区高掺杂,集电区低掺杂,以NPN为例说明工作原理：,当VCC
10、 VBBbe 结正偏, bc结反偏e区发射大量的电子b区薄，只有少量的空穴bc反偏，大量电子形成IC,3.5.1.2 三极管的输入特性和输出特性 输入特性曲线（NPN）,VON ：开启电压硅管，0.5 0.7V锗管，0.2 0.3V近似认为:VBE VON iB = 0VBE VON iB 的大小由外电路电压，电阻决定,三极管的输出特性,固定一个IB值，即得一条曲线， 在VCE 0.7V以后，基本为水平直线,特性曲线分三个部分放大区：条件VCE 0.7V, iB 0, iC随iB成正比变化， iC=iB。饱和区：条件VCE 0, VCE 很低，iC 随iB增加变缓，趋于“饱和”。截止区：条件V
11、BE = 0V, iB = 0, iC = 0, ce间“断开” 。,3.5.1.3 双极型三极管的基本开关电路,只要参数合理：VI=VIL时，T截止，VO=VOHVI=VIH时，T导通，VO=VOL,工作状态分析：,图解分析法：,3.5.1.4 三极管的开关等效电路,截止状态,饱和导通状态,3.5.1.5 动态开关特性,从二极管已知，PN结存在电容效应。在饱和与截止两个状态之间转换时，iC的变化将滞后于VI，则VO的变化也滞后于VI。,3.5.1.6 三极管反相器,三极管基本开关电路非门,VI=VIL时，T截止，VO=VOHVI=VIH时，T饱和，VO=VOL,实际应用中，为保证VI=VIL
12、时T可靠截止，常在输入接入负压。,例3.5.1：计算参数设计是否合理,5V,-8V,3.3K,10K,1K,=20VCE(sat) = 0.1V,VIH=5VVIL=0V,例3.5.1：计算参数设计是否合理,将发射极外接电路化为等效的VB与RB电路,当当又因此，参数设计合理,3.5.2.1 电路结构设,国家半导体公司提供标准TTL非门原理图,D3,3.5.2.2 电压传输特性,VTH=1.4V， 阈值电压,D3,3.5.2.2 电压传输特性,需要说明的几个问题：,三、输入噪声容限,在VI偏离VIH和VIL的一定范围内，VO基本不变；在输出变化允许范围内，允许输入的变化范围，称为输入噪声容限,输
13、入漏电流 IIH,输入短路电流 IIL（流出T1）, -1mA,3.5.3.1 TTL反相器的静态输入特性,输入负载特性,开门电阻：RON关门电阻：ROFF,拉电流,灌电流,3.5.3.2 TTL反相器的静态输出特性,低电平输出特性,高电平输出特性,扇出系数（Fan-out）N0：逻辑门在正常工作条件下，输出端最多能驱动同类门的数量。试计算门G1能驱动多少个同样的门电路负载。,3.5.4 TTL反相器的动态特性,一、传输延迟时间1、现象,2、原因结电容（D和T）的存在，分布电容的影响,二、交流噪声容限,（b）负脉冲噪声容限,（a）正脉冲噪声容限,当输入信号为窄脉冲，且接近于tpd时，输出变化跟
14、不上，变化很小，因此交流噪声容限远大于直流噪声容限。,三、电源的动态尖峰电流,2、动态尖峰电流,一、其他逻辑功能的门电路1. 与非门,2. 或非门,3.与或非门,A，B任何一个为1，均使T5导通T4截止，VO低,A，B同时为0，才有T5截止T4导通，VO高,4. 异或门,5. CMOS非门，与非门，或非门,二、集电极开路的门电路(OC门，Open Collector),1、推拉式输出电路结构的局限性 输出电平不可调 负载能力不强，尤其是高电平输出 输出端不能并联使用 OC门,2、OC门的结构特点,OC门实现的线与,3、外接负载电阻RL的计算,3、外接负载电阻RL的计算,3、外接负载电阻RL的计算,3.5.5.3 三态输出门（Three state Output Gate ,TS）,三态门的用途,
