《数字逻辑设计第三章(1)》由会员分享，可在线阅读，更多相关《数字逻辑设计第三章(1)（25页珍藏版）》请在金锄头文库上搜索。
1、1,第3章 数字电路,介绍数字电路中的电气知识,数字逻辑设计及应用,2,回 顾,正逻辑和负逻辑 三种基本逻辑：与、或、非 三种描述方法： 真值表 逻辑表达式 逻辑符号 与非和或非,3,逻辑系列：TTL系列 和 CMOS系列 CMOS逻辑电平,4,CMOS反相器,5,CMOS反相器,6,CMOS反相器,7,CMOS反相器,8,导通电阻的可加性限制了CMOS门的扇入数,9,3.4 CMOS电路的电气特性,逻辑电压电平 直流噪声容限 扇出 速度、功耗 噪声、静电放电 漏极开路输出、三态输出,数据表（data sheet） 规格说明（教材P69）,10,3.5 CMOS稳态电气特性,逻辑电平和噪声容限
2、,11,逻辑电平规格,VCC0.1V,地0.1V,0.7VCC,0.3VCC,12,直流噪声容限（DC noise margin） 多大的噪声会使最坏输出电压被破坏得不可识别,30%VCC0.1V,13,带电阻性负载的电路特性,14,输出为低态时 VOUT = VOLmax 输出端吸收电流 sinking current 能吸收的最大电流 IOLmax （灌电流）,15,输出为高态时 VOUT = VOHmin 输出端提供电流 sourcing current 能提供的最大电流 IOHmax （拉电流）,16,VOUT = 0,VIN = 1,VOUT = 1,VIN = 0,输出为低态时，
3、估计吸收电流：,输出为高态时， 估计提供电流：,17,非理想输入时的电路特性,输出电压变坏（有电阻性负载时更差） 更糟糕的是：输出端电流 ，功耗 ,18,扇出（fan-out）,在不超出其最坏情况负载规格的条件下， 一个逻辑门能驱动的输入端个数。 扇出需考虑输出高电平和低电平两种状态 总扇出min（高态扇出，低态扇出） 直流扇出 和 交流扇出,19,负载效应,当输出负载大于它的扇出能力时（P77） 输出电压变差（不符合逻辑电平的规格） 传输延迟和转换时间变长 温度可能升高，可靠性降低，器件失效,20,不用的CMOS输入端,不用的CMOS输入端绝不能悬空,增加了驱动信号的电容负载，使操作变慢,2
4、1,电流尖峰和去耦电容器,current spikea & decoupling capacitors,22,3.6 CMOS动态电气特性,CMOS器件的速度和功耗在很大程度上取决于器件及其负载的动态特性。 速度取决于两个特性： 转换时间（transition time） 传播延迟（propagation delay）,逻辑电路的输出从一种状态变为另一种状态所需的时间,从输入信号变化到产生输出信号变化所需的时间,23,转换时间,上升时间tr 和 下降时间tf 晶体管的“导通”电阻 寄生电容（stray capacitance）,电容两端电压不能突变,在实际电路中 可用时间常数 近似转换时间,P79 图3-36,24,传播延迟,P83 图3-42,信号通路：一个特定输入信号到逻辑元件的 特定输出信号所经历的电气通路。,25,功率损耗,静态功耗（static power dissipation） 动态功耗（dynamic power dissipation） 两个管子瞬间同时导通产生的功耗 PT 对负载电容充、放电所产生的功耗 PL,PL 与负载电容、输入信号频率、 (VCC ) 2 成正比,
