《Cadence一级差分运放的仿真实现》由会员分享，可在线阅读，更多相关《Cadence一级差分运放的仿真实现（18页珍藏版）》请在金锄头文库上搜索。
1、,课时三、一级差分运放仿真实现,一级差分运放,放大器是模拟与数字电路中的一个基本结构，对功耗、线性度、增益、速度、噪声都有较高的要求。 差分放大器具有更强的抗干扰能力。 运算放大器是模拟系统和混合系统中一个完整的模块，运放一般用来实现一个反馈系统,差分输入，单端输出一级运放,仿真要求,DC扫描 输入输出共模范围 AC分析 相位裕度 输入输出共模范围 共模增益 共模抑制比（CMRR） 电源抑制比（PSRR）,实验步骤,一、启动Cadence，完成电路图的绘制,实验步骤,二、设置参数,根据工艺，设定model name、Width、Length。设定电源电压V0为1.8V，偏置电压源V1为0.6V
2、。差分输入电压源分别设置为变量vin1、vin2。,实验步骤,三、DC扫描,设定model library、设置仿真条件,实验步骤,设定DC扫描变量vin1，扫描范围01.8V，选择输出、参数分析,实验步骤,点击分析，可得出仿真结果,仿真可以看出最小输入共模电压为0.8V左右，小于 0.8V的输入共模电平会使尾电流源M0进入线性区，M1，M2进入亚阈值导通状态；最大输入共模电压为1.4V左右，大于该值的输入共模电压很容易使M1，M2进入线性区。也可以随着Vin2的增大，输出摆幅越来越小。,实验步骤,四、相位裕度，设定vin1、vin2的AC magnitude为0.5V、-0.5V,实验步骤,
3、四、将plotting mode换为append，plot图像两次,实验步骤,仿真输出为mag，将图形换成phase、dB20表示，增益为0时，可看出相移为-106，即相位裕度为74。,实验步骤,五、差模增益,从仿真结果可以看成，低频时，差模增益为175,实验步骤,六、共模增益 将vin1，vin2的AC magnitude都设为1。,实验步骤,我们可以看到，即使电路是完全对称的，输出信号也会因为输入共模变化而变差。,实验步骤,七、共模抑制比 所需要的差动增益与不希望的共模增益的比值来衡量对共模扰动的抑制能力。定义“共模抑制比”（CMRR） 本实验中，低频时ACM大约为0.023，ADM大约为173，因此CMRR大约为75dB,CMRR=,实验步骤,八、电源抑制比 将vin1、vin2的AC magnitude设为0，电源的AC magnitude设为1,实验步骤,在低频时从VDD到VOUT的增益接近1。电源抑制比（PSRR）的定义为：从输入到输出的增益除以从电源到输出的增益。,谢谢,
