《数电课程设计报告设计一个按键阵列判断电路》由会员分享，可在线阅读，更多相关《数电课程设计报告设计一个按键阵列判断电路（19页珍藏版）》请在金锄头文库上搜索。
1、 数电课程设计报告第一章设计指标 . 设计指标 .第二章 系统概述 . 2.1设计思想 . 2.2可行性论证 . 2.3各功能的组成 2.4总体工作过程 第三章 单元电路设计与分析 .3.1各单元电路的选择 3.2设计及工作原理分析 第四章 电路的组构与调试 . 4.1 遇到的主要问题 . 4.2 现象记录及原因分析 . 4.3 解决措施及效果 4.4 功能的测试方法、步骤、设备、记录的数据 第五章 结束语 .5.1对设计题目的结论性意见及进一步改进的意向说明 . 5.2 总结设计的收获与体会 . 附图(电路图、电路总图) 参考文献 班级:电气1101 姓名:曹帅 学号:110900122 第
2、一章、设计指标1.1 设计指标 设计一个按键阵列判断电路，采用发光二极管点阵显示器以 12 个显示符标识 12 个按键。当有健按下时，显示其标识符，并保持显示符直到新的按键作用。如果多个按键同时闭合，只响应最先作用的按键。1.2 硬件环境 设计对象的实现环境与采用的 FPGA 开发装置有关，本节以 LP2900 为例，说明采用按键阵列扫描和点阵显示器控制电路的设计原理和实现方法。 、 、 LP2900 开发装置上有“09”“*”“#”共 12 个键构成的 3 行 4 列按键阵列以及 8 行 8 列 64 个点的点阵显示器。 FPGA 通过端口 RK1RK3 读取键阵列的行线状态 X0-X2；通
3、过 38 线译码器控制键阵列的列线 Y0-Y3。74138 的译码输入由 FPGA 端口 DE3DE1 控制。 点阵显示器各行由 FPGA 的端口 ROW1ROW8 控制，点阵显示器各列由 FPGA端口 C1C8 通过反相器控制，以满足电流驱动能力。第二章、系统概述2.1 设计思想1.按键扫描原理 数字电路中，按键的闭合和断开状态可以通过其控制的逻辑电平判断。（1）按键状态判断 按键的闭合断开可以转换成代表 “0” 或“ 1” 的二值逻辑的低电平和高电平，判断电路输出的电平即可了解按键的通、断状态。按键一般为机械开关，其触点的合、断有弹性抖动。抖动时间约5-10ms。为了保证按键动作一次，电路
4、只判断到一次电平状态的改变，需要采用消抖动措施。采用基本 RS 触发器可以对电平信号整形，实现消抖。（2）按键阵列判断 若需要判断的按键较多，为节省信号端口资源，一般将按键分成行、列两组连接成阵列形式。16个按键阵列如图所示每个按键跨接在一条行线和一条列线间。当按键闭合时，行线与列线接通。每条行线都通过一个电阻上拉到+5V 电位，当行线上的所有按键都未闭合时，行线一定为高电平。当某条列线为低电平是，根据各行线的电平可判断该列线上各键的状态。比如，当Y1为低电平时，如果4条平行线X0，X1，X2，X3的状态为“1011”，可判断S11键闭合，S01，S21，S31断开；若X0，X1，X2，X3的
5、状态为“0101”则可判断S01，S21闭合（3）按键扫描判断 若以负脉冲扫描序列信号控制键阵列的列线，使各列线分时为低电平，同时顺序判断各行线电平，就能逐个确定各键状态。显然，每个按键的扫描时间是列线的低电平时间，而阵列的扫描周期是按键扫描时间乘以键数。所以，按键的闭合时间必须大于阵列扫描周期，否则闭合状态可能会被遗漏。比如，当阵列为16 个键时，如果每个键的扫描时间是 10ms，则键的闭合时间必须大于 0.16s。按键的闭合时间因人的动作快慢而异，通常为零点几秒至一点几秒。2.发光二极管点阵显示原理 点阵显示电路是由发光二极管组成的阵列。每一行发光二极管的阳极接在一起，由行信号 ROWi
6、控制；每一列发光二极管的阴阳极接在一起，由列信号 Cj驱动。如图是8行8列发光二极管点阵显示电路图 ，从上到下各行，从左到右各列编号依序增加。当某行信号为1某列信号为0时，连接该行该列二极管发光。如果把发光二极管阵列的每一行看做一个 8 段共阳显示器，ROWi 为阳极公共端，每一列 Cj 就是显示器的一个段，低电平有效。这样，8*8 点阵显示电路与 8 位动态扫描共阳显示电路的结构完全相同，当行扫描信号为高电平时，列信号的低电平可以控制该行各列的发光管亮。比如，当 ROW1 为高电平时，若列信号 C1C8 为“” 则 ROW1 行第一和最末的发光管灭，其他 6 个亮。同理，若把发光二极管阵列的
7、每一列看做一个 8 段共阴显示器，Cj 为阴极公共端，8*8点阵显示电路就与 8 位动态扫描共阴显示电路的结构相同。 由于 LP2900 开发装置上点阵显示器的列信号通过反相器驱动，所以其FPGA 的列控制逻辑为高电平有效，即当 ROWi、Cj 都为“1”时，第 i 行、第 j列的发光二极管亮。 根据动态扫描显示控制的原理，如果采用一个计数器顺序产生 8 路行扫描信号 RW1RW8，同时根据各行发光二极管的显示要求同步控制列信号，当扫描计数频率足够高时，点阵显示的效果为一个稳定的字符。2.2 可行性论证 该设计方案在理论上是可行的。按键扫描部分由状态机 A 提供各个扫描信 用号， ROM 实现
8、代码转换功能，发光二极管点阵显示电路由 3 位二进制数控制行扫描信号，同时控制列显示码同步循环输出，即可显示预设的字符。2.3 各功能的组成 根据按键阵列的判断原理，可采用一个计数器产生按键编码信号。计数器的脉冲周期等于按键的扫描时间，计数器的模 M 大于等于被扫描的按键数 N。本设计要求判断 12 个按键的阵列，所以可采用 4 位二进制计数器产生按键扫描码。计数器输出控制译码器产生列扫描信号 Y0-Y3，并控制数据选择器选择行线电平Xi。当被扫描的按键闭合时，选择器的输出信号控制寄存器保存计数器当前的键码状态，同时封锁计数器停止键扫描，以避免其他按键闭合时产生的影响。 发光二极管点阵电路采用
9、 3 位二进制计数器译码后扫描控制其行（列）信号ROWi（Cj），同时控制列（行）显示码同步循环输出。所以，必须设计一个译码逻辑元件，根据寄存器保存的按键编码输出键符显示列（行）控制码。键符显示译码器可采用 AHDL 真值表方式、组合逻辑器件或只读存储器 ROM 来实现。采用ROM存储键符列显示码的参考设计电路如图所示如果用LP-2900开发装置完成设计，图中虚线以外的电路由FPGA实现。2.4 总体工作过程1.按键编码 计数器 A 输出 4 位二进制码 Q3-Q0，每组码通过译码器 A 产生一列低电平有效的列信号，同时通过数据选择器选中一个行线信号判断连接该列、该行的按键状态。当数据选择器输
10、出低电平时，表示被扫描键闭合。所以，计数器输出的二进制码与阵列中的按键一一对应。显然，按键的编码位序与计数器的输出控制有关。若计数器的高两位输出 Q3、Q2 控制选择信号 B1 和 B0，低两位输出 Q1、Q0控制译码信号 A1 和 A0，则计数器输出为“0001”时，Y0 为低电平，选择输出X1 的状态，扫描按键 S2。因此，“0001”为 S2 的键码。2.键符显示码存储 由于 ROM 的数据输出控制点阵的列信号 C1-C8，因此 ROM 中每个存储单元的数据就是一行列控制码，每位数据控制一列。一个显示符的 8 行控制需要 8 个单元的列码数据，12 个不同的键符显示需要 96 个存储单元
11、，这样显示译码存储器至少需要 7 位地址。如果 ROM 的高 4 位地址 A6A3 由键码 Q3Q0 控制，低 3 位地址 A2A0 由行扫描计数器 B 控制，每个显示符的 8 行列控制码被存放在以键码划分块的连续 8 个存储单元中。 建立存储数据文件时要注意数据位序与点阵序列的关系以及存储单元低 3位地址与点阵行序的关系。比如，若存储器的数据输出 D7-D0 依序控制 C1-C8，则数据码从高至低位分别对应点阵显示器的从左至右列。如果状态机 B 的输出与译码器 B 的输入及存储器低 3 位地址的位序对应相同，当译码器 B 的输出 Y0-Y7依序控制 ROW1-ROW8 时，每个字符码的 8
12、个存储单元从低地址到高地址分别对应点阵显示器从上至下各行。第三章 单元电路设计与分析3.1 各单元电路的选择1.分频器 分频器提供固定的频率输出，用以控制整个电子系统的时钟。分频器由 7片二五十进制计数器 7490 组合完成，每级为十分频，共输出 10MHZ1HZ 共 8档频率信号，输入为 FPGA 的石英晶振提供的 10MHZ 的频率。2.状态机（计数器） 整个系统共包含 2 个状态机，即计数器，由 2 片 2 进制计数器 74161 构成。状态机 A 用于按键阵列选择，状态机 B 提供行扫描的频率。3.寄存器 寄存器用来保存由按键阵列选择的存储器地址的高 4 位，由 8 位锁存器74194
13、 构成。4.显示码存储器 存储器由自行设计的 1288ROM 构成，每个单元存 8 位，共 8 根输出数据线。5.数据选择器 数据选择选用双片集成 4 选 1 数据选择器 73153，用于选择按键阵列的行信号。6.译码器 译码器采用 38 线译码器 74138，配合状态机实现逐行扫描功能。7.反相选择器 反相器用来使74138的输出反向，因为在LP-2900中ROWi是1有效，而74138的输出为低电平。3.2 设计及工作原理分析1.分频器 一片 10 进制计数器可以完成一个时钟信号的 10 分频，如果使用 7 片完成级联，即可做到 107 分频。 7490 为二五十进制计数器，其中输入 CL
14、K1，输出 QA 为二进制计数器；输入 CLK2，输出 QCQBQA 为 5 进制计数器。CLRA，CLRB 为异步复位端，SET9ASET9A为异步置 9 端，均为高电平有效。 要实现 10 分频有两种接法，第一种是外部输入时钟信号进 CLKA，然后输出QA 接输入 CLKB，另一种是外部输入时钟信号进 CLKB，然后输出 QD 接输入 CLKA。两种接法的区别在于：第一种接法使用 QD 作为每一级分频的输出端，这种输出时钟的占空比为 20，而第二种接法使用 QA 作为输出时钟信号，这种时钟信号的占空比为 50，按照实验要求，所以我选择第二种接法。在1KHZ频率之后再接一个2分频使得频率变为500HZ2.状态机 本系统总共使用了两个状态机，状态机 A 位于分频器之后，寄存器之前，在分频器的输出时钟信号的控制下，不断改变状态，当某一状态与按键阵列某一按键所对应的行列控制信号相同时，便将该状态保持并送入寄存器。 状态机 A 用单片 74161 构成，复位端 CLRN
