1. 概述ADC0809的工作时序ALESTARTEOC -处 I L017 训 Z77RZZ X 瓯庄（1） START为转换启动控制信号，高电平有效；（2） ALE为模拟信号输入选通端口地址锁存信号，上升沿有效；（3） START信号有效后，状态信号 EOC即变为低电平，表示进入转换状态，转换时间约100us转换结束后， EOC变为高电平，控制器据此可了解转换情况4） 外部控制可以使 OE由低电平变为高电平（输出有效），此时0809的输出数据总线 D[7:0]从原来的高阻态变为输出数据有效2. 概述ADC0809的一次转换过程st0 —st1 —st2 ft3 —st4 —st0 st0 :对0809初始化；st1 :由START、ALE发出启动采样和地址选通的控制信号， EOC由高电平变 为低电平,0809的8位数据输出端呈现高阻态“ ZZ”；st2 :采样周期中等待，等待了几个时钟周期后， EOC变为高电平，表示转换结束；st3 :状态的输出允许 OE被设置成高电平，此时 0809的数据输出端 D[7:0]输出已经转换好的数据；st4 : LOCK发出一个脉冲，其上升沿立即将 D端口的数据锁入 Q和REGL中。
3. 分析代码module controler(CLK,D,EOC,RST,ALE,START,OE,ADDA,Q,LOCK_T,cs_1); input[7:0] D; // 来自 0809 转换好的 8 位数据 input CLK,RST; //状态机工作时钟和系统复位信号input EOC; // 转换状态指示，低电平表示正在转换 output reg ALE; //8 个模拟信号通道地址锁存信号 output reg START,OE; //转换启动信号和数据输出三态控制信号output ADDA,LOCK_T; //信号通道控制信号和锁存测试信号output[7:0] Q;output[7:0] cs_1;parameter s0=0,s1=1,s2=2,s3=3,s4=4; // 定义各状态子类型reg[4:0] cs,next_state; //为了便于仿真显示，现态变量名简写为 csreg[7:0] REGL; //转换后数据锁存输出reg LOCK; // 转换后数据输出锁存时钟信号always@(posedge CLK or posedge RST) //时序过程beginif(RST) cs<=s0;else cs<=next_state; //由现态变量 cs 将当前状态值带出过程endalways@(cs or EOC)begincase(cs)s0:begin ALE<=0;START<=0;OE<=0;LOCK<=0;next_state<=s1; end化s1:begin ALE<=1;START<=1;OE<=0;LOCK<=0;next_state<=s2; end信号 starts2:begin ALE<=0;START<=0;OE<=0;LOCK<=0;if(EOC==1'b1) next_state<=s3; //EOC=1 表明转换结束else next_state<=s2; //转换未结束 , 继续等待ends3:begin ALE<=0;START<=0;OE<=1;LOCK<=0;next_state<=s4; end开 AD 数据口s4:begin ALE<=0;START<=0;OE<=1;LOCK<=1;next_state<=s0; end锁存信号default:begin ALE<=0;START<=0;OE<=0;LOCK<=0;next_state<=s0; endendcaseendalways@(posedge LOCK) //寄存器过程beginREGL<=D; //在 1ock 上升沿将转换好的数据锁入endassign ADDA=0; //选择模拟信号进入通道 INO//0809 初 始// 启 动 采 样//开启 OE, 打// 开 启 效 据assign Q=REGL;assign LOCK_T=LOCK; //将测试信号引出assig n cs_仁cs;en dmodule4•做出仿真波形并分析使用锁相环5.顶层2F 0.965V46 1.426V58 1.801V77 2.422V。