数据分配器：根据地址码的要求，将一路数据分配到多个输出端中的选定通道上去的电路Demultiplexer，简称 DMUXY0 DY1 Y2 Y34 路数据分配器工作示意图A1A0一路输入多路输出地址码输入10Y1 = DD它的功能和数据选择器相反3 3．数据分配器．数据分配器 1“1线-4线”数据分配器 1线-4线数据分配器功能表101001X设X（或D）为输入的数据，输 入选择控制信号(地址码)为A1 A0，4 个输出端为Y3～Y0当 A1A0 = 00 时 选中输出端Y0，即Y0=X; …2同理, 用带使能端的3线-8线译码器74LS138改作1线-8 线数据分配器, 可得数据的原码或反码输出两种选择 可见, 根据地址码A1、A0的不同组合, 输入X被分配 到了相应的输出端如果X恒为1，则数据分配器电路即 为译码器数据分配器就是带使能端的二进制译码器 因此，译码器可以改作数据分配器只要将译码输入A1 、A0改作地址输入, 将使能端EN改作数据输入X即可 3将分配通道选择地址 码A2A1A0加到译码器输入 端A2A1A0，而数据X加到 使能控制端S1（S2、S3接地 ）则可根据A2～A0取值 ，在相应的输出端Yi得到 数据的反码 X。
4当数据加到S2、S3中的 一个，且S1=1时，则在相 应的输出端Yi得到数据的 原码 X 输出 S1 S2 S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 X 0 0 0 0 X 1 1 1 1 1 1 1 1 X 0 0 0 1 1 X 1 1 1 1 1 1 1 X 0 0 1 0 1 1 X 1 1 1 1 1 1 X 0 0 1 1 1 1 1 X 1 1 1 1 1 X 0 1 0 0 1 1 1 1 X 1 1 1 1 X 0 1 0 1 1 1 1 1 1 X 1 1 1 X 0 1 1 0 1 1 1 1 1 1 X 1 1 X 0 1 1 1 1 1 1 1 1 1 1 X 1X05在多路信号的传输中，有时将数据选择器和数据 分配器结合应用，以达到减少传输线数量的目的。
6在一些数字系统，特别是计算机中经常需要比较两 个数值的大小或者是否相等完成这一功能所设计的逻 辑电路称为数值比较器 两个一位数A和B相比较时有三种情况： （1）A＞B：只有A=1、B=0时 ，Y=AB，可用与门来实现 （2）A＜B：只有A=0、B=1时 ，Y= AB，也可用与门实现 （3）A=B：只有A=B=0或 A=B=1时，Y=A⊙B，所以可用 同或门或者异或非门来实现 五、数值比较器 输输 入输输 出 AB YA>BYAB)由逻辑表达式画出逻辑图：YA＞B= AB YA＜B= AB YA=B=AB+AB = A⊙B = A⊕B = AB + AB8对两个4位二进制数A=A3A2A1A0，B=B3B2B1B0进行 比较, 其结果有三种可能：即A＞B, A＜B, A=B, 分别用 PA>B、PA
如果只有四位数比较， 没有更低位，则图中级联输 入 A = B 接“1” A﹥ ﹥ B、 A﹤ ﹤ B 接“0”COMP A00 A1 A2 A33＞QPA＞B A＞B＞ A== P=PA=B A＜B＜ B00＜QPA＜B B1 B2 B33图 3-35 74LS85 逻辑符号 QPQPPB10例： 用两个数值比较器比较两个8位数的大小 低位片的级联 A = B 接“1” A﹥ ﹥ B 、A﹤ ﹤ B 接“0” 高位片的级联 A﹥ ﹥ B 接低位片的 P﹥ ﹥ Q， 高位片的级联 A﹤ ﹤ B 接低位片的 P﹤ ﹤ Q 高位片的级联 A = B 接低位片的 P = QCOMP A00 A1 A2 A33＞Q 0＞ 1=P =0＜ B0 0＜Q B1 B2 B33低位片COMP A40 A5 A6 A73P＞QPA＞B ＞ =P = PA=B＜B40＜QPA＜B B5 B6 B7 3高位片QPQPPPP11COMP A00 A1 A2 A33＞Q 0＞ 1=P =0＜ B0 0＜Q B1 B2 B33低位片COMP A40 A5 A6 A73P＞QPA＞B ＞ =P = PA=B＜B40＜QPA＜B B5 B6 B7 3高位片QPQPPPP先比较高四位，再比较低四位。
输入两个8位数码同时加到比较器的输入端，低 四位的比较结果作为高4位的条件，比较的结果由高 4位数值比较器的输出端输出 12练习题1 交叉路口的交通灯有红、黄、绿三色只有当其中一只亮时为正常，其余状态均为故障试设计一个 交通灯故障报警电路（用与非门实现）(3) 列出真值表 (2) 对逻辑变量赋值设灯亮用 1 表示， 灯灭用 0 表示； 报警状态用 1 表示，正常工作用 0 表示 解: (1) 进行逻辑抽象设红、黄、绿三灯分别用A、B、C表示，电路输出用F表示131 1 1 11 1 1 01 1 0 10 1 0 01 0 1 10 0 1 00 0 0 11 0 0 0F A B C作出卡诺图，可得到电路的逻辑表达式 为若限定电路用与非门实现， 则逻辑函 数式可改写成据此表达式作出的电路如下图 ABC14&&&&&ABACBCA B CF15练习题2 设计一个有A、B、C三个输入信号，一个输 出信号Z的判偶电路功能是：当三输入的取值中有 偶数个1时，输出Z=1，否则Z=01）试用最少的与非门实现。
2）用四选一数据选择器实现ABCZ 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 10 1 0 1 0 1 0 10 0 0 1 0 1 1 0① 根据题意列出真值表Y＝ABC + ABC + ABC② 由真值表写出逻辑式解：（1）试用最少的与非门实现＝ ABC · ABC · ABC16（2） 用四选一数据选择器实现 Y＝ABC + ABC + ABC与四选一数据选择器输出Y比较只要取 D0 = 0，D1 = C， D2 = C，D3 = C；S = 0 使数据 选择器处于工作状态，数据选 择器的地此输入A1 = A、A0=B ，则数据选择器的输出F就是 函数Y，电路连接如图 YB A74LS153D0D2D3S0 C C0 A0 A1CD117练习题3 分别用下面两种方法实现一位全加器的功能 ：（1）试用3线－8线译码器及两个门电路实现函数0 0 0 1 0 1 1 10 1 1 0 1 0 0 10 1 0 1 0 1 0 10 0 1 1 0 0 1 10 0 0 0 1 1 1 1CiSiCi–1BiAi全加器真值表② 由真值表列出逻辑函数式解：① 分析设计要求，列出全加器的真值表 设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。
输出 本位和为 Si ，向高位的进位数为 Ci ③ 选择译码器选用 3 线 – 8 线译码器 CT74LS138 并令 A2 = Ai，A1 = Bi，A0 = Ci-118Y1Y0Y3Y4Y2Y5Y6Y7 1S1S2 S3AiSiCi-1A0A1A2CT74LS138CiBi⑤ 画连线图Ci&Si&④ 根据译码器的输出有效电平确定需用的门电路 CT74LS138 输出低电平有效，，i = 0 ~ 7 因此，将函数式变换为19（2）用双四选一数据选择器（74LS153）实现函数 ② 由真值表列出逻辑函数式解：① 设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 输出本位和为 Si ，向高位的进位数为 Ci ③ 选用用双四选一数据选择器（74LS153）并写 出其输出逻辑函数式：Si = Ai Bi Ci–1+ Ai Bi Ci–1+ Ai Bi Ci–1+ Ai Bi Ci–1Ci = Ai Bi Ci–1+ Ai Bi Ci–1+ Ai Bi Ci–1+ Ai Bi Ci–120④ 将加法器输出与数据选择器的输出比较，Si = Ai Bi Ci–1+ Ai Bi Ci–1+ Ai Bi Ci–1+ Ai Bi Ci–1Ci = Ai Bi Ci–1+ Ai Bi Ci–1+ Ai Bi Ci–1+ Ai Bi Ci–1令 Ci=2Y、Ai= A1、Bi = A0 ，则Ci-1=2D1=2D2 2D0= 0 2D3= 1Ci-1=1D0=1D3 Ci-1=1D1=1D2令 Si=1Y、Ai= A1、Bi = A0 ，则2174LS15322。