应力破坏与硅晶片解理应力破坏与硅晶片解理1. 硅晶片结构概述晶体是自然界的产物，不同晶体材料有着各种各样的晶体结构，但是作为晶体 其晶格结构都具有两个基本属性，即周期性和对称性硅以其优越的物理性质、成熟而较为容易的制备方法以及拥有27%丰富的地壳 资源而成为当前应用最为广泛的元素半导体晶体材料按照结晶学划分出的14种 布喇菲晶胞，硅单晶属于其中立方晶系的面心立方晶胞俗称金刚石结构的复式格 子，即由两个面心立方的布喇菲晶胞沿其空间体对角线平移1/4的长度套构而成［1］众所周知，硅原子外层有4个电子，它们与4个相邻的硅原子形成共价键互 相结合成完全相似的晶格排列，即金刚石晶格在硅晶体的不同晶面上，原子周期排列的疏密程度不同实际上，那些原子特 别密集排列的晶面往往具有特殊的性质例如单晶划片的方向性、腐蚀坑形状、单 晶棱线等均与这类晶面密切相关［2］对于面心立方晶格原子密排面(111)、 (100)、(110)的理论计算结果表明，3个晶面上原子密度之比为(a为晶格边长)：(111):(100):(110)= 1/0.61a:1/0.71a:1/a = 1.64:1.42:1显然，以(111)晶面原子排列最密，密排面的间距越小晶面上原子排列越密， 即每个晶面上的原子密度和密排面的间距成反比。
原子密排面的一个重要特点是， 在晶面内原子密集、结合力强，晶面间距较大，晶面间结合力弱原子密排面的这 种特点在金刚石晶格的双 层密排面上表现的非常突出这是因为金刚石结构晶体的键密度分布在不同晶 向的密排面上不同，(1) 解理性由于(111 )双层密排面本身结合牢固，而面间距大的晶面间共价键结合脆弱，在外力作用下晶体很容易沿着(111 )晶面劈裂，晶体容易沿着某些晶面劈裂的特性 称为解理性，容易劈裂的晶面称为解理面显然，硅的(111)晶面是解理面，因为 (111)晶面有最大的面间距且面间键数最少2) 晶体沿不同晶向生长速率不同由于(111)晶面原子密度最大，因此该晶面上的生长速率最慢3) 不同晶面化学腐蚀速率不同(111)晶面化学腐蚀速率最慢，因为(111)晶面原子密度最大，共价键结合牢 固4) 杂质扩散速率与晶向有关由于(111 )晶面原子密度大，所以杂质原子沿，111，晶向扩散速率最慢，这对扩 散工艺过程尤其是扩散结深及其均匀性较容易控制5) 晶格缺陷的生成由于(111)晶面间距大、结合弱，晶格缺陷容易在晶面间形成和扩散2. 硅晶片解理与应力破坏晶体的解理是当晶体受到机械应力的作用时，会平行于一个或几个平整面劈裂 的性质，劈裂开的平整面称为解理面。
解理面符合晶面 指数规定法则，并且常常是晶体构造的低指数面［2］,也就是说键合较弱的晶 面必然是解理面2-1.对于台面(Mesa)结构的硅芯片，尤其是采用正角(Positive angle)结构的 GPP芯片，在其化学腐蚀沟槽呈现抛物线形状并施以玻璃钝化层的pn结区域，其 中沟槽抛物线顶端部位往往是应力破坏的起始区并由此沿着(111)晶面解理开裂 ［5］、［6］2-2.对于平面(Planer)结构的硅芯片，例如SBD芯片，在P+隔离环、SiO2膜 保护环和势垒金属电极三维交界处，潜在着焊接应力的集中区域在温度循环和热 冲击下，由于张应力和压应力的交替突变，在此交界处引发硅芯片裂痕和剥离乃至 整个电极表面上沿(111)晶面的大面积解理现象也时有发生［7］2-3.对于超大功率电力电子器件直径为6 77mm的芯片与Mo电极焊接冷却后收 缩应力导致芯片斜角(Oblique angle)面上周边沿(111)晶向的多处解理裂缝的情况 几年前笔者也曾亲眼目睹［8］3. 硅晶片划片方向的选择以上叙述了硅晶片容易沿着(111)晶面解理开裂所导致的危害性但是另一方 面可以利用硅晶体的解理面来选，择最佳的划片方向从而实现规定晶面的定向切 割。
通常的作第劈 业方法是以硅片的基准面为参考面，划片方向应当尽量和晶一 刀片的解理面一致例如对于，111，晶向的硅晶片，基准参划走考面一般为(110) 面，对(111 )面所形成的位错腐蚀坑的片向形状为等边三角形，因 此第一划片方向可以选择和（111）方均 解理面相一致的方向，且劈刀走向可以 任意选择然而第二向可划片方向由于不能选择和另一解理面相一致，为了获得 最佳，的划片效果，必须沿着三角形位错腐蚀坑尖端所指的方向从左向右划片，此时晶片才会不易沿着与劈刀走向夹角较小（参考基准面（110） 面约30?）的两个解理面裂开，而只沿着劈刀的方向切割开4.晶体缺陷对器件的 影响［1］、［9］（劈刀走向只能自左向右）4-1.位错（线缺陷）示意图.，111,晶向硅片的最佳划片方向通常，硅单晶中发生位错的主要原因往往是在高温工艺过程中，硅材料内应力 引起了范性形变，此时作为位错滑移区的边界不会在晶体内部凭空终止，而是一直 延伸到表面，或在晶体内形成闭环或与其他位错相交，否则不会自行终止位错对 于器件性能的影响包括：（1） 位错密度较大时可以导致寿命下降，位错起到复合中心的作用2） 杂质会沿着位错加速扩散，容易导致pn结面不平整甚至穿通。
3） 沿着位错杂质的沉淀会破坏pn结的反向特性4-2.层错（面缺陷）层错是在硅晶体的密集排列晶面上缺少或多余出一层原子而构 成的缺陷，层错也是硅晶体中最常见的一种基本缺陷，对器件的性能会产生较大的影响1) 不同程度地破坏pn结的反向特性2) 层错的边缘会引起杂质沉淀。