BCD工艺及发展状况综述摘要：随着市场对低功耗、高效率节能功率电子产品需求的不断扩展，单芯片智能功率集成电路（SPIC）得到了迅猛发展目前，SPIC的制造主要采用一种称为BCD（Bipolar CMOS DMOS）的集成工艺技术，本文根据实际工艺的电压标准着重阐述了高压BCD、大功率BCD以及高密度BCD工艺的各自特点及发展标准，同时介绍了世界知名IC制造厂商的并阐述了BCD工艺整体的发展特点及趋势关键词：SPIC功率集成技术 BCD工艺 1、引言智能功率集成电路（SPIC）是指将高压功率器件及低压信号处理电路和外围接口、检测、保护等功能电路集成到单芯片上的集成电路技术SPIC的发展依赖于目前最重要的功率集成技术——BCD工艺，BCD工艺的特点是将硅平面工艺用到功率集成上，该工艺是一种可以将双极、CMOS和DMOS器件同时集成到单芯片上的技术，1986年，由意法半导体公司率先研制成功了第一代BCD工艺，当时的技术被称为Multipower BCD technology[1]，是一种4μm 60V工艺，在传统结隔离双极工艺中整合进了纵向DMOS（VDMOS）结构，该工艺采用了12张掩膜版，其工艺截面结构如图1所示：图1 ST公司的第一代BCD工艺集成器件剖面图[1]在功率应用领域，与传统的双极功率工艺相比BCD工艺具有显著的优势，最基本的优势就是使得电路设计者可以在高精度模拟的双极器件，高集成度的CMOS器件和作为功率输出级的DMOS器件之间自由选择。
由于DMOS具有高效率(低损耗)、高强度(无二次击穿)、高耐压、固有的源漏二极管的存在(作用类似续流二极管) 和高速的开关特性，因此，DMOS特别适合作为功率开关器件，而且其制造工艺可以和和硅栅CMOS制造工艺兼容，从而有利于功率集成整合好的BCD工艺可大幅降低功耗，提高系统性能，增加可靠性和降低成本经过近三十年的发展，BCD工艺技术已经取得了很大进步，从第一代的4μm BCD工艺发展到了第六代0.13μm BCD工艺，线宽尺寸不断减小的同时也采用了更先进的多层金属布线系统，使得BCD工艺与纯CMOS工艺发展差距缩小；另一方面，BCD工艺向着标准化模块化发展，其基本工序标准化，混合工艺则由这些基本工序组合而成，设计人员可以根据各自的需要增减相应的工艺步骤当今BCD工艺中的CMOS与纯CMOS完全兼容，现有的图形单元库可以直接被混合工艺电路调用总的来说，今后的BCD工艺主要向着高压，高功率和高密度这三个方向发展，同时提高与CMOS工艺的工艺兼容性，并针对更多的应用需要灵活化工艺设计；另外，BCD技术与SOI技术相结合也是一种非常重要的趋势，目前一些新兴的BCD技术也已经形成体系，如：HVCMOS-BCD主要用于彩色显示驱动，RF-BCD主要用于实现RF功率放大输出级，BCD-SOI主要用于无线通信。
BCD工艺的发展使更多复杂的功能可以集成这使SPIC的设计变得更加灵活、方便,设计时间和费用大幅度减少这样便出现了将微处理器、存储器等系统的核心单元与接口、电源、保护等单元单片集成的高智能化功率系统（PSoC），即面向系统的高智能功率技术( system oriented technology)2、BCD集成电路技术研究进展2.1 国内外知名厂商及其工艺一些著名国际半导体公司在功率集成技术领域处于领先地位，如德州仪器（TI）、仙童半导体（Fairchild）、Power Integration(PI)、国际整流器公司（IR）、飞思卡尔（Freescale）、意法半导体（ST）、Philips、三菱等国内拥有BCD工艺线的厂商比较有限，主要有台积电（TSMR）、中芯国际、华虹NEC、上海宏力半导体、上海新进半导体、华润上华等ST公司是欧洲功率半导体的最大厂商，其首创的BCD工艺在1980年代中期引入时，马上就成为几乎所有智能功率应用的首选经过不断改进、分化，ST公司开发了一系列对全球功率IC影响深远的BCD工艺,如BCD3（1.2μm）[2]、BCD4（0.8μm）[3]、BCD5（0.6μm）[4]、BCD6（0.35μm）[5]。
最新的BCD工艺是基于VLSI CMOS平台的0.18μm BCD8[6]和0.13μm BCD工艺NXP公司（原飞利浦半导体公司）在BCD工艺方面也做了大量的研究，特别是SOI BCD方面，NXP公司已经推出了一系列基于自己开发的SOI BCD工艺平台的功率集成芯片产品，在低噪声，高可靠性，高频率要求的应用领域占据了很大的市场份额TSMC在2009-2012年间推出了模组化BCD工艺，此新的BCD工艺特色在于提供12伏特至60伏特的工作电压范围，可支持多种LED的应用，包括：LCD平面显示器的背光源、LED显示器、一般照明与车用照明等，且工艺横跨0.6μm至0.18μm等多个世代，并有数个数字核心模组可供选择中芯国际推出的BCD工艺平台主要集中于低压范围，已经实现量产的有0.35μm 20V和0.18μm 20V外延和非外延工艺平台，更高电压（60V-80V）的工艺平台正在开发中NEC在2009年宣布，其非外延0.35μm BCD工艺开始量产华虹NEC在2008年成功研发并量产了BCD350 (0.35μm BCD)工艺针对市场的不同需求，华虹NEC现又推出了非外延工艺的 0.35um ，即PMU350工艺。
PMU350在BCD350的基础上用Deep Nwell替代了外延层，并简化了工艺流程，使该工艺更具竞争力华虹NEC PMU350工艺主要面向电源管理、显示驱动、汽车电子、工业控制等领域，该工艺的标准配置包括3.3V/5V的CMOS，12V/18V/30V/40V的LDMOS以及垂直的NPN和水平的PNP双极管此工艺同时还提供高精度的电阻、高密度的电容及一次性可编程器等多种器件华虹NEC已经在开发0.18μm BCD技术平台，以期能够提供电源管理和SOC芯片等更高端的技术2.2 BCD工艺关键技术BCD工艺将双极器件、CMOS器件以及DMOS器件集成到同一芯片上，这就要求在兼容工艺下集成后的这些器件能够基本具有分立器件的良好性能，特别是高压器件如DMOS器件；其次，制造出来的芯片应该有更好的综合性能，要有小的寄生效应；此外，尽量要减少工艺的复杂程度，以节省成本在这些基本要求之下，BCD工艺的关键技术主要包括三大类问题：隔离技术，工艺兼容性以及DMOS器件的设计2.2.1 隔离技术在传统的双极工艺，CMOS工艺和BiCMOS工艺中都会采用隔离技术以实现器件与器件之间，器件与电路之间，电路与电路之间电学上的隔离，BCD工艺中的隔离技术与其他工艺中隔离技术基本类似，主要的隔离技术包括三种：自隔离，结隔离和介质隔离，如图2所示为三种隔离技术的截面图[7]。
a)(b)(c)图2 BCD工艺中的隔离技术：(a)自隔离[7]；(b)结隔离[7]；(c)介质隔离自隔离技术是利用晶体管和衬底之间形成的自然形成的反偏PN结来实现隔离的， NMOS晶体管的P阱与N型外延层，PMOS的P型源漏与N型外延之间均形成PN结，只要保证这些PN结均反偏，则各器件就被隔离开来，漏极电流只会通过沟道到达源极而不会流到其它器件中去自隔离方法存在一些缺陷：首先，相邻MOS器件之间为场区，可能存在寄生的沟道，形成寄生MOS管，电流会从寄生MOS管中通过导致器件之间漏电，可以采用场区厚氧化和场区注入来提高寄生MOS管的阈值电压，以防止寄生沟道形成，但是LOCOS技术不可避免的“鸟嘴”效应，使得场氧延伸进入有源区，占据有源区面积同时因为鸟嘴部分场氧较薄，厚场阈值减小，因此易形成漏电通道；其次，若由于噪声等因素使得原本反偏的PN结正偏，发生少子注入，很容易引发闩锁和串扰结隔离是BCD工艺中最常见的隔离方式，即通过穿通外延层的深扩散形成反偏的PN结和隔离岛实现隔离，器件做在隔离岛内，这种工艺简单成熟而且对于一般的应用较为有效，所以现在很多的功率IC中均采用PN结隔离结隔离存在一些不可避免的的缺陷：首先，当器件耐压提高，外延层厚度增加，用来形成隔离区的P+注入需要更长的推结时间，杂质的横向扩散更加明显，使得隔离区占据了很大的芯片面积。
通过所谓上下隔离技术可以减少推结时间，从而减小杂质的横向扩散，但是即使这样隔离区的面积还是很大，所以对于高压BCD工艺采用结隔离很难降低其线宽；其次，功率电路中PN结的反向漏电随温度升高而增大，使得功率器件性能退化，甚至导致误操作；另外，PN结大的寄生电容影响了电路工作速度介质隔离是指电路中各器件通过绝缘介质隔离，由于是通过绝缘介质隔离，所以介质隔离是真正意义上的物理隔离，目前出现的介质隔离技术主要包括浅槽隔离（STI），深槽隔离（DTI）以及全介质隔离技术STI和DTI仅仅是在器件的侧壁形成隔离，而全介质隔离则在器件底部和侧壁都用绝缘介质隔离形成封闭的隔离岛，全介质隔离一般采用现在最为流行的SOI衬底，配合STI或DTI工艺来完成介质隔离相比其他的隔离方式存在许多优势：隔离宽度不受外延层厚度和击穿电压影响，所以可以大大节省芯片面积，现代较低线宽高集成度的BCD工艺一般均采用介质隔离；介质隔离效果很好，器件间的串扰和寄生效应很小，减小了闩锁效应的发生，同时提高了电路速度；介质隔离具有优越的电磁兼容（EMC）性但是介质隔离也存在缺陷：一是其工艺的复杂程度相对较高，因此成本较高，二是介质热导率小于单晶Si，使得器件工作时散热效果较差，很容易引起局部过热，影响器件和电路工作可靠性。
2.2.2 工艺兼容性典型的BCD工艺包含了低压MOS管、高压MOS管、不同耐压的LDMOS、纵向NPN管、横向NPN管、横向PNP、衬底PNP、肖特基二极管、扩散电阻、多晶电阻、金属电阻以及MOS电容等丰富的器件，有些工艺还集成了JFET，EEPROM等器件，不同的器件种类有其各自的特点，集成时就必须考虑兼容性问题，首要的兼容性问题有两个：一是高压器件和低压的器件的兼容性；二是MOS器件与双极器件的兼容首先要选择合适的隔离技术，确保高压部分不会影响到低压部分的正常工作，其他器件不会影响敏感器件的工作；提高光刻版的兼容性是解决兼容性问题的最关键因素，不同器件各区掺杂有不同要求，但是为了减少掩模版数量降低制造成本，希望能够使其中相同类型掺杂能兼容进行，还要合理调整各工艺顺序，在实现工艺兼容的同时，确保器件性能，但有时还是必须在器件性能和兼容性问题上做出折中，因此需要对器件结构和工艺进行巧妙地设计 2.2.3 DMOS器件DMOS器件是整个SPIC中的核心器件，往往需要占据芯片面积的1/2~2/3，BCD工艺方案制定和改进都需要优先考虑DMOS器件的设计和优化，因此DMOS是整个工艺中需要特别关注和专门设计的器件，设计时既要考虑到工艺的兼容性还要尽量保证DMOS器件的性能。
DMOS主要有两种类型：垂直双扩散MOS（VDMOS）与横向双扩散MOS（LDMOS）LDMOS更容易与CMOS工艺兼容而且结构更为灵活而被广泛应用LDMOS的基本结构根据不同工艺和应用要求而变化，但大体相同，如图X所示，LDMOS采用双扩散自对准工艺，沟道长度决定于两次扩散横向扩展长度之差；LDMOS的源漏之间存在漂移区，用来承受高压图3(a)-(d)均为典型LDMOS结构根据电压等级分类，LDMOS可以分为中低压LDMOS（一般在15~200V）和高压LDMOS（500V以上），中低压LDMOS，如图3(a)所示，多晶栅极连接源漏区，在接近漏端处形成场氧，多晶硅栅极覆盖到场氧之上形成场板结构以吸收漏端强电场，这样有利于提高器件耐压；高压LDMOS的结构与中低压结构区别明显，如图3(b)，由于需要承受高耐压，因此高压LDMOS需要更长更深的漂移区，。