单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,一、实验目的,1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则3、熟悉数字电路实验装置的结构、基本功能和使用方法集成门电路的逻辑功能与参数测试,1、数字电路实验箱,TPDL-1,1,只,2、数字万用表,1,只,3、数字存储式,示波器,1,台,4、DDS函数信号发生器,1,台,5、,74LS00,二输入端四与非门,1,片,74LS20,四输入端双与非门,1,片,6、,导线,若干,二实验仪器与设备,1、与非门逻辑功能,二输入端 F=,四输入端 F=,三、实验原理,74LS20,74LS00,2,、,TTL,与非门主要参数,低电平输入电流与高电平输入电流、扇入扇出系数、开门电平U,ON,与关门电平U,OFF,、输出高电平U,OH,与输出低电平U,OL,、功耗、平均传输延迟时间等3、电压传输特性,与非门的输出电压U,o,随输入电压U,i,而变化的曲线U,o,f(U,i,)就是电压传输特性,图3.2-1 电压传输特性曲线,U,SL,U,SH,输出高电平U,OH,：,电路处于稳定关态时（图中a-b段）的输出电压值，一般U,OH,3V。
输出低电平U,OL,：,电路处于稳定开态时（图中d-e段）的输出电压值，一般U,OL,0.35V开门电平U,ON,：,使输出电压U,0,刚刚达到额定低电平U,SL,（0.35V）时的,输入高电平的最小值,，一般U,ON,1.8V,关门电平U,OFF,：,使输出电压U,0,刚刚达到额定高电平U,SH,（3V）的90%（2.7V）时的,输入低电平的最大值,，一般U,OFF,0.8V高电平噪声容限U,NH,：,U,NH,=U,SH,U,ON,=3VU,ON,低电平噪声容限U,NL,：,U,NL,=U,OFF,U,SL,=U,OFF,0.35V,4、,传输延迟时间,t,P,d,:,是一个表征门电路开关速度的参数,由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间输出波形的,上升沿延迟时间为,t,PLH,，,下降沿延迟时间为,t,PHL,TTL电路的,t,P,d,一般在10-40ns之间平均延迟时间,t,PHL,t,PLH,四、实验内容及步骤：,本次实验我们使用的是,TPDL-1,型数字逻辑实验箱：,集成块插座,:40P,、,28P,、,20P,、,16P,、,14P,，集成块管脚插座与周围的接线插座的连接按编号一一对应。
直流稳压电源：选用,+5V,，,+5V,接,V,CC,，地端接集成块接地端逻辑电平输出：共,16,路，单刀双掷开关上下拨动控制输出电平，,H,输出,+5V,，,L,输出,0V,电位器：,10K,、,100K,各一个，选用,10K,的即可调节电位器，从中间抽头所连接的端子可得到不同的分压值使用方法：在,实验箱电源开关关闭的前提下，接入市电，打开电源开关熟悉数字实验箱面板结构,1,、,测试与非门的逻辑功能,（,1）,在实验箱上找到74LS20，按图,3.2-6（b）,所示连接好电路,，,（2）检查,电路连接,无误后，按下表3.2-1所示的真值表设置逻辑电平开关的状态，开关向下为“0”，向上为“1”，然后检测每次的输出状态，填入表3.2-1中，检测是否符合逻辑关系式：,Y=,（3）用万用表测试输出电压，将测试结果填入表3.2-1中输入,输出,1,2,3,4,Y,电压（,V,）,1,1,1,1,0,1,1,1,0,0,1,1,0,0,0,1,0,0,0,0,表,3.2-1,与非门逻辑功能测试表,2、电压传输特性曲线测试,按图3.2-2接线，调节电位器R,W,，使U,I,从0V向高电平变化，逐点测量U,I,和U,O,的对应值，记入表3.2-2中.,图3.2-2 测试电压传输特性电路,3观察,与非,门对脉冲的控制作用,（1）,在数字实验箱上找到74LS00，按,下,图接好实验电路,.,B端接1时，用示波器同时观察A,端,和Y,端,的波形,并画出波形图,。
B端接0时，观察波形,并画出,4、传输延迟时间,用一片74LS00按图3.2-4接线，输入250K,H,z连,续脉冲,（,脉冲幅度？）,，用双踪示波器观测输入波形和,输出波形，测出两波形的上、下沿的时间差，计算出每,个与非门的平均传输延迟时间,t,p,d,值,示波器测量：使用光标测量模式，分别测量,上升沿延迟,t,P,L,H,和下降沿延迟,t,P,H,L,则,平均传输延迟,时间,为：,TTL,集成,门,电路使用规则：,（,1,）接插集成块时，要认清定位标记，,不得插反,2,）,TTL,与非门对电源电压的稳定性要求较严，只允许,在,+5V,上有上下,10%,的波动电源极性绝对不允许接错3,）,多余输入端的处理,与门和与非门的多余输入端接逻辑,1,或者,与有用输入端并接,（实际使用中，这种处理方式对前级驱动能力有要求）,或门和或非门的多余输入端接逻辑,0,或者,与有用输入端并接,（同上）,4,）,TTL,与非门的输出端不允许直接接电源电压或地，也不能并联使用实验报告要求,1、根据测试结果写出,74LS20,的逻辑表达式，简述逻辑功能,2、与非门一个输入端接连续脉冲，其余端什么状态时允许脉,冲通过？什么状态时禁止脉冲通过？,画出,波形。
3,、,TTL,集成门电路,的,闲置输入端,应作何,处理,？,4,、根据实验数据在坐标纸上描绘出特性曲线，并由特性曲线,求出,U,OH,、U,OL,、U,ON,、U,OFF,、U,NH,和,U,NL,5、计算出,74LS00,每个与非门的平均传输延迟时间,t,P,d,值注意事项：,1、插接电路时，关掉电源2、测量过程中注意“共地”。