实验一 Quartus II基本操作一、实验目的1. 了解Quartus II软件的功能2. 初步掌握Quartus II的VHDL输入方法3. 掌握Quartus II编译、功能仿真和时序仿真4. 掌握Quartus II管脚分配、综合与实现、数据流下载方法二、实验内容本实验以8位全加器为例，在Quartus II软件平台上完成设计电路的VHDL文本输入，编辑，编译，仿真，关键分配和编程下载等操作下载芯片选择Altera公司的FLEX10K系列的EPF10K10LC84-3器件1. VHDL源程序的输入Step01：在Quartus II环境下，执行“file”的“New Project Wizard”命令，为8位全加器建立设计项目项目名称为adder8；Step02：点击下一步，出现选择芯片对话框，我们选择FLEX10K系列的EPF10K10LC84-3器件作为仿真芯片；Step03：点击下一步，选择默认选项，点击finish完成设置Step04：在Quartus II环境下，执行“file”的“New”命令,在弹出的编辑文件类型对话框中，选择“VHDL File”，Step04：点击ok进入Quartus II文本编辑方式，在文本框中编辑输入8位全加器的VHDL源程序。
在VHDL源程序中，A和B是两个8位二进制输入信号，CIN是低位进位输入信号，SUM是8位加数之和的输出信号，COUT是向高位进位的输出信号2. 设计文件存盘与编译Step05：完成程序编辑后，以adder8.vhd为文件名将二选一数据的VHDL源程序设计文件保存在工程目录中，*.vhd表示VHDL文本文件Step06：在Quartus II环境下，执行“Processing”的“start Compilation”命令，或者在主窗口上直接单击“start Compilation”按钮，对adder8.vhd设计文件进行编译如果输入无语法错误的话，编译完成后的结果如下图所示：Step07：结果中给出了所设计的程序占选用芯片的资源情况，adder8所占用的EPF10K10LC84-3芯片宏单元的2%，占用引脚数为44%，没有用存储单元3. 仿真设计文件Step08：程序编译完成后，重新执行“file”的“New”命令,在弹出的编辑文件类型对话框中，选择“other file”中的“Vector Waveform File”,点击“ok”Step09：在弹出的新对话框中单击右键，选择“Insert Node or Bus”命令，Step10：在所弹出的对话框中点击“Node Finder”命令Step11：点击“list”命令，Step12：点击“ok”,给所要仿真的输入信号赋初值，现给A的值为32，B为2，CIN为0。
Step13：波形文件编辑结束后，以adder8.vwf为文件名将波形文件保存在工作目录中波形文件存盘后，执行执行“Processing”的“start Simulation”命令,8位加法器电路的仿真波形如图所示：4. 引脚分配Step14：执行“Assignments”菜单中的“Pin Planner”命令，为芯片进行引脚分配，如下图所示：5. 编程下载Step15：完成引脚锁定操作后，再次对设计文件进行编译，排查错误并生成编程下载文件，执行Quartus II主窗口“Tools”菜单下的“Programmer”命令，设置编程方式为ByteBlasterMV方式，并将“JTAG”模式更改为“Passive Serial”模式Step16：用并行电缆将开发实验平台与计算机的并口接在一起，执行Quartus II的“Start Programming”命令，将8位加法器设计文件下载到EPF10K10LC84-3目标芯片中，硬件验证8位加法器的功能三、思考题1. 如何用原理图实现8位加法器设计，两种设计方法各有什么优势。