第四章 习题四4-1 填空题(1) 所谓频率合成器就是利用一个晶体或几个晶体振荡器产生一系列或若干标准振荡信号 其基本思想就是利用综合或合成手段，综合晶体振荡器的频率稳定度高、准确性高和LC振 荡器改变频率方便的优点，克服晶体点频工作点和LC振荡器的频率稳定度、准确度不高的 特点，而形成的频率合成技术⑵ 在图4-1-3所示的直接频率合成器中，欲得到输出频率为76.2MHz,其开关A选取的频率 为 J MHz ；开关B应选取的频率为「MHz ；开关C应选取的频率为「MHz⑶频率合成器的主要性能指标有频率范围、频率间隔、频率稳定8、准确度、频谱纯度、 频率转换时间等⑷ 小数分频是通过可变分频和多次平均来实现的如要实现7.2的分频，双模式中P/(P+1), P=7),则在10个参考频率周期中，要 L 次除7和2-次除8如要实现5.31的小数分频(双模式中P/(P+1), P=5)贝恠100个参考周期中，要69次除5和31次除64-2锁相环有哪几个基本组成部分，各起什么作用？解:锁相环是一个相位负反馈系统其基本组成部分包括鉴相器(PD)、低通滤波器(LPF) 和压控振荡器(VCO)鉴相器完成输入与输出信号的相位比较，其输出反映它们之间的相位 差。
低通滤波器用于滤出鉴相器输出中的高频成分和噪声压控振荡器实现对输入频率的跟 踪，它根据鉴相器的输出调整输出频率以降低输出信号与输入信号的相位差4-3设一阶锁相环中正弦鉴相器的鉴相灵敏度为Kd=2V/rad, VCO的压控灵敏度为Kv=2kx104 radS. v，VCO的固有频率为咒=2冗x106 radS，问：(1) 输入参考频率为叫=2冗x 1015x103 radS，环路能否锁定？(2) 若能锁定，静态相位误差申e为多少？此时控制电压多大？(3) 环路的同步带是多少？解：⑴对一阶锁相环来说,没加LPF ,即F(jO)=l (F(s)为开环增益)K = K K = 2 x 2兀 x 104 = 4兀 x 104 rad / sL d vA®=® —® = 2兀 x 1.015 x 106 一 2兀 x 106 = 2兀 x 15 x 103 rad / s rv而环路允许的最大VCO输出最大变化量为兀 兀A® =— K = 一 x 4兀 x 104 = 2兀 2 x 104 rad / smax 2 L 2显然Am
图 E4.1 习题 4-4 图解：厶= fr =型KHz = 10 KHz10 • M 10 10f 二 100 • M 二 100（760 〜860）二 76 ~ 86MHz 0Af = f = 100 KHzr4-5在图E4.2所示的频率合成器中，试导出f0的表达式各个乘法器的输出均取差频图E 4.2习题4-5图解：(f「1000)/M = fr ……①(f - 2)/N = f……②2 2 r0二f1-fL……③将式②代入①，有+ 1000( Nr +1f = Mf + — = Mf1 r 1000 丿 rN=Mf + ——f +r 1000 r 2000" L再代入式③，得f0 = f1 + fL1999 f2000 fL4-6在图E4.3所示的三环频率合成器中，300
Q K K F (s)(1)试证明其闭环传递函数H (s) = = 首一Qr s + — K K F (s)N d v（以有源比例积分滤波器KK⑵ 证明其自动振荡频率①2二—n N1为例）3）试定性分析N变化会对环路的动态性能带来的变化图E 4.4习题4-6图解：（1）（2）证明略（3）由于«与E对环路的动态特性有很大影响，当频率合成器的N在大范围内变化 n时，环路的动态性能会变化很大4-8 高速的模分频器常用触发器构成其设计方法类同于数字电路中时序电路的设计试设计一个用二个D触发器和一个与门由外信号控制的双模-3/三4分频器解：先设计一 4分频器以输入信号为时钟，用二个D触发器即可构成一 4分频器:设计-3分频器时，强行从4个状态中扣除一个如Q1Q2=O1,使状态不经过01而直接回到00用一个或门将*3分频器和*4分频器合为一个且由控制信号MC控制MC毗;4-9在图4-3-10所示的吞脉冲型频率合成器中，已知P=128，参考频率为10.24MHz，试求合 成器的输出频率范围解：f = (PN + A) f0r=128 x [(3 〜1023) + (3~ 63)] x 10.24MHz=3.96288 〜1341.51168GHz4-10 — DDS频率合成器的参考时钟为100MHz，相位累加器宽度为40位，问：(1) 该频率合成器的频率分辨力是多少？ ⑵ 若频率控制字M为8 x 108，求输出频率。
92XO2X + H 7十"方 只-R猱