3.3.2 译码器的应用1、用3线—8线译码器实现一位全加器①根据逻辑功能写出输出逻辑函数表达式，并变换为与 非-与非形式②设A2=Ai，A1=Bi，A0=Ci-1③画出用二进制译码器和与非门实现这些函数的接线 图2、 3线—8线译码器（ 74LS138 ）的级联 扩展3.3.5 1路-4路数据分配器由地址码决定 将输入数据Ｄ 送给哪１路输 出真值表逻辑表达式地 址 变 量输 入 数 据将1个输入数 据传送到多 个输出端集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带 使能端的二进制译码器就是数据分配器由74LS138构成的1路-8路数据分配器数据输入端地址输入端STB=D或STC=D，实现 原码输出； STA=D，实现反码输出本节小结数据分配器的逻辑功能是将1个输入数据传送到多个输出端，具体传送到哪一个输 出端，是由一组选择控制信号确定数据分配器就是带选通控制端即使能端的二进制译码器只要在使用中，把二进制译 码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了数据分配器经常和数据选择器一起构成数据传送系统其主要特点是可以用很少几根 线实现多路数字信息的分时传送。
把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码 器实际上译码器就是把一种代码转换为另一种代码的电路译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类 似，设计方法也相同二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项 之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数3.3.5 4选1数据选择器真值表逻辑表达式地 址 变 量输 入 数 据由地址码决定 从４路输入中 选择哪１路输 出4.5 数据选择器从多路输入数据 中选择一路输出集成双4选1数据选择器 CC74HC153选通控制端ST为低电平有效，即ST=0时芯片被选 中，处于工作状态；ST=1时芯片被禁止，Y=0集成8选1数据 选择器 CC74HCT1513.3.5 8选1数据选择器CC74HCT151的真值表3.4 数据选择器的应用基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式即：（2）提供了地址变量的全部最小项3）一般情况下，Di可以当作一个变量处理因为任何组合逻辑函数总可以用最小项之和的标准形式构成所以，利 用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需 的组合逻辑函数。
基本步骤确定数据选择器确定地址变量2 1 n个地址变量的数据 选择器，不需要增 加门电路，最多可 实现n＋1个变量的 函数3个变量，选用4选1数 据选择器A1=A、A0=B逻辑函数1 选用CC74HC1532 CC74HC153有两个地 址变量求Di3 （1）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3 画连线图4 4 求Di的 方法（2）真值表法 C=０时L=０ ，故D0=CL=0，故 D2=0L=1，故 D3=1C=0时Ｌ＝1 故D1=C求Di的 方法（3）卡诺图法D0D1D3D2用数据选择器实现函数：例①选用8选1数据选择器CC74HCT151②设A2=A、A1=B、A0=C ③求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1④画连线 图本节小结数据选择器是能够从来自不同地址的多路数 字信息中任意选出所需要的一路信息作为输出的组 合电路，至于选择哪一路数据输出，则完全由当时 的选择控制信号决定数据选择器具有标准与或表达式的形式，提供 了地址变量的全部最小项，并且一般情况下，Di可 以当作一个变量处理因为任何组合逻辑函数总可 以用最小项之和的标准形式构成。
所以，利用数据 选择器的输入Di来选择地址变量组成的最小项mi， 可以实现任何所需的组合逻辑函数用数据选择器实现组合逻辑函数的步骤：选用 数据选择器→确定地址变量→求Di→画连线图4.6 数值比较器4.6.1 14.6.1 1位数值比较器位数值比较器4.6.2 44.6.2 4位数值比较器位数值比较器4.6.3 4.6.3 数值比较器的位数扩展数值比较器的位数扩展用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器1位数值比较器设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1得1位数值比较器的 真值表逻辑表达式逻 辑 图4位数值比较器四位数值比较器CT74LS85功能表比较器的级联集成数值比较器串联扩展TTLTTL电路电路：最低4位的级联输入端I（A>B）、 I（AB)必须预置为1 ，最低4位的级联输入端I(A
利用集成数值比较器的级联输入端，很容易构 成更多位数的数值比较器数值比较器的扩展方式 有串联和并联两种扩展时需注意TTL电路与CMOS 电路在连接方式上的区别 1、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号 ，使电路产生错误的输出，这种现象称为竞争冒险产生竞争冒险的原因：主要是门电路的延迟时间产生的干扰信号4.7 组合电路中的竞争冒险1型冒险0型冒险• 代数法 逻辑函数表达式在一定的条件下可化简为:Y=A+A(产生0型冒险)Y=A·A (产生1型冒险) 如 将出现0型冒险2、竞争冒险的判别方法0型冒 险1型冒险卡诺图法 3、消除竞争冒险的方法有圈相切，则有0型竞争冒 险 1、增加冗余项， 消除竞争冒险2、引入选通脉冲3、输出端并接 滤波电容组合逻辑电路：输出仅由当前的输入状态决定 ，与电路原有状态无关；电路结构中无反馈环 路（无记忆）逻辑表达 式3.2 组合逻辑电路的分析方法逻辑图逻辑表 达式1 1 最简与或 表达式化简2 2 从输入到输出逐级 写出最简与或 表达式3 真值表3 4 电路的逻 辑功能当输入A、B、C中有2 个或3个为1时，输出Y 为1，否则输出Y为0。
所以这个电路实际上 是一种3人表决用的组 合电路：只要有2票或 3票同意，表决就通 过4 逻辑图逻辑表 达式例：例：最简与或 表达式真值表用与非门实现电路的输出Y只与输入A、B有关，而与 输入C无关Y和A、B的逻辑关系为：A、B中 只要一个为0，Y=1；A、B全为1时，Y=0所 以Y和A、B的逻辑关系为与非运算的关系电路的逻辑功能。