电缆线寄生电容测试设计设计一个电缆寄生电容测试系统，要求1．给出测试原理；2．给出测试系统原理图设计过程：1) 测试原理框图图 1 电缆电容测试原理框图时钟信号由石英晶振形成2MHz,再采用4分频电路实现时钟信号多路电子开关由CC4066B 器件实现检测电路采用具有场效应管做输入的高输入阻抗运放，因而具有很低 的输入电流和低失调电压为了提高测量精度，采用集成稳压电路实现高稳定电压源VC2)测试原理说明图2电容充放电原理图CMOS开关K和K受时钟信号C控制，其通断时序见图1所示在K通，K断期 1 2 P 1 2间，A点接到电压源V上，对C充电后半周期，K断，K通，C上的电荷泄放此 C X 1 2 X时，C 一端B点接地，另一端A点接到虚地因此，在后半周期中，C上的电荷Q二V CX X C X全部泄放掉在时钟脉冲控制下，充放电过程以频率f = 1T重复进行，因而平均放电电流为：I 二 V - C - fm C X该电流被转换成电压并通过C而平滑，最后给出一个直流输出电压：V 二 R • I 二 R • V • C • f0 f m f C X其中，开关K、K、K、K受时钟脉冲控制K与K通、K与K断时为充电状 1 2 3 4 1 3 2 4态，K与K断、K与K通时为放电状态。
在C作用下，便形成对C的周期充电和放 1 3 2 4 P X电，并在电荷检测器输出端产生一个正比于C的直流电压X如果考虑到屏蔽与C两极板的寄生电容以及与C相连的开关的杂散电容，有图2的 X X电路模型其中，C、C分别为A、B电极板与屏蔽之间的寄生电容C、C 、C 、SA SB P1 P 2 P3C分别为传感器连接到开关K、K、K和K的杂散电容R为漏电阻，一般很大CP 4 1 2 3 4 X为去耦电容，C C，其目的是去除输入端的瞬态电压尖峰信号T二R - C 一般较大m X f f f图 3 电容等效电路图A） 充电过程：当时钟信号变高电平时，K和K接通,开始对C充电（此时K和K处于断开状1 3 X 2 4态）C上的电压很快（约20ns）被充电到VXC令C -C + C + C ， C = C + C + C 与C有关的各电容器的电压也被充0 SA P1 P4 0 SB P 2 P3 0电到V，而与B极相连的所有寄生电容C '均通过K被放电至零电位C 0 3B） 放电过程：当时钟信号变低电平时，K与K断开，K闭使B极板与保持虚地的检测计输入端1 3 2相接，然后K接通经过很短时间（约20ns），使C和C的电位放电到零电位。
只有C4 X 0 X和C '中的放电电流流经检测计，因此，C对测量C没有影响0 0 X由于在K接通前，C '处于零电位，当K接通后，C '从检测器输入端拉走的电荷为:2 0 2 0Q = C '・V，0由于在检测极 B 与地之间无电流泄放通道，在放电间隔内流过检测器的全部电荷为Q — C V + C V'当检测器的放大器的开环增益＞ 1000时，V'小于5mV若取V = 5V ,X C 0 C则检测器对C0的灵敏度远远小于对CX的灵敏度由于:6Q / aC'0-aQ / aCX— 0.001V 5mVV 一 5VC因此，C '对C的测量的影响很小。