单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,计算机组成原理,存储器与CPU的连接,SRAM芯片-2114,1K4 SRAM,DRAM芯片-2164,64K1 DRAM,EPROM芯片-2716,2K8 EPROM,存储芯片引脚,地址引脚,数据引脚,读写控制,片选信号/芯片允许,电源/地线,其他,存储容量扩展,字长扩展（位扩展）,容量扩展（字扩展）,字长、容量同时扩展（字位同时扩展）,字长扩展实例,2114,2114,A,9,A,0,D,7,D,0,WE,CS,21141K4位SRAM,由2片1K4位的芯片组成1K8位的存储器,容量扩展实例,CS,1,CS,0,1K8位,1K8位,A,9,A,0,D,7,D,0,WE,A,10,1,由2片1K8位的芯片组成2K8位的存储器,字位同时扩展实例,由8片1K4位的芯片组成4K8位的存储器,74138译码器,74138的函数表,74139译码器,74139的函数表,设计步骤,分析地址空间分配,进行合理的芯片选择,制定地址译码方案,绘制存储器配置连接图,地址线的连接,数据线的连接,读/写命令线的连接,片选线的连接,例题1,设CPU有16根地址线，8根数据线，并用 作访存控制信号（低电平有效），用 作读写控制信号（高电平为读，低电平为写）。
现有下列存储芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LSl38译码器和各种门电路画出CPU与存储器的连接图，要求主存的地址空间满足下述条件：最小8K地址为系统程序区，与其相邻的16K地址为用户程序区，最大4K地址空间为系统程序工作区详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数地址空间分配,00001FFF,系统程序区,8K,2000,5FFF,用户程序区,16K,6000EFFF,空闲,36K,F000FFFF,系统程序工作区,4K,芯片选择和译码方案,根据地址范围的容量及其在计算机系统中的作用，确定最小为8K系统程序区选一片8K8位ROM；与其相邻的16K用户程序区选2片8K8位RAM；最大为4K系统程序工作区选1片4K8位RAM将CPU的低13位地址线A12A0与1片8K8位ROM和两片8K8位RAM的地址线相连；将CPU的低12位地址线A11A0与1片4K8位RAM的地址线相连连接图,例题2,设CPU有16根地址线，8根数据线，并用 作访存控制信号（低电平有效），用 作读写控制信号（高电平为读，低电平为写）。
现有下列存储芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LSl38译码器和各种门电路画出CPU与存储器的连接图，要求：,（1）主存地址空间分配：,6000H67FFH为系统程序区；,6800H6BFFH为用户程序区2）合理选用上述存储芯片，说明各选几片3）详细画出存储芯片的片选逻辑图地址空间分配,00005FFF,空闲,24K,6000,67FF,系统程序区,2K,68006BFF,用户程序区,1K,6C00FFFF,空闲,37K,选择存储芯片,由,6000H,67FFH,系统程序区的范围，应选,1,片,2K,8,位的,ROM,，无需选,4K,8,位和,8K,8,位的,ROM,，否则就浪费了由,6800H,6BFFH,用户程序区的范围，应选,2,片,1K,4,位的,RAM,芯片，选其他芯片也必然浪费连接图,例题3,某机器中，已知配有一个地址空间为0000H3FFFH的ROM区域现在再用一个RAM芯片（8K8）形成40K16位的RAM区域，起始地为6000H假设RAM芯片有和信号控制端CPU的地址总线为A,15,A,0,，数据总线为D,15,D,0,，控制信号为 （读/写）、（访存），要求：,(1)画出地址译码方案。
2)将ROM与RAM同CPU连接地址空间分配,00003FFF,ROM区,16K,40005FFF,空闲,8K,6000FFFF,RAM区,40K,对A,15,A,13,译码，则译码器的输出地址范围如下表所示：,译码方案,Y0,00001FFF,8K,ROM,Y1,20003FFF,8K,ROM,Y2,40005FFF,8K,空闲,Y3,60007FFF,8K,RAM,Y4,80009FFF,8K,RAM,Y5,A000BFFF,8K,RAM,Y6,C000DFFF,8K,RAM,Y7,E000FFFF,8K,RAM,连接图方案1,连接图方案2,。