第11章 系统时钟与其它功能模块,V1.0 2011.4,2,本章目录,11.1 时钟与复位产生模块概述11.2 CRG模块框图11.3 CRG模块的其它功能11.4 XS128的 IRQ引脚与XIRQ 引脚、RTI、 BRK及SWI 中断,3,11.1时钟与复位产生模块概述,11.1.1 锁相环技术 1.锁相环技术与频率合成技术 锁相环技术就是实现相位自动控制的一门科学，利用它可以得到频带范围宽、信道多、稳定性强、精度高的频率源 2.锁相环频率合成器的基本原理 频率合成技术，就是利用一个或几个具有高稳定性和高精度的频率源（一般由晶体振荡器产生），通过对它们进行加减（混频），乘（倍频），除（分频）运算，产生大量的具有相同频率稳定性和频率精度的频率信号锁相环频率合成器的基本原理,锁相环电路是一个负反馈环路 锁相环电路由基准频率源、鉴相器、低通滤波、压控振荡器和反馈分频器组成 当环路处于稳定状态时，输出和输入之间存在一定量相位误差而对于输入信号频率和输出信号频率而言，二者却是成比例的，这时环路处于锁定状态，这是锁相环电路的一个特点。
用这种方法可以得到非常精确的频率控制而其它的频率控制方法，在稳态时总是存在一定的频率误差4,5,,11.1.2 CRG模块框图,,6,,11.1.3 CRG模块的工作模式,1.运行模式 在运行模式下，XS128所有的功能模块都能够正常运行若需要使用实时中断或者看门狗功能，可通过配置相应控制寄存器中溢出周期进行激活2.调试模式 调试模式用于程序写入与底层调试，是通过硬件设置的，即将MCU的BKGD引脚上的电位下拉至低电平写入器使用此模式工作3.低功耗模式 1）等待模式 2）停止模式,等待模式,若要使MCU在低功耗模式下运行，可以通过时钟选择寄存器(CLKSEL)来设置系统时钟、锁相环时钟、核心时钟、实时中断、看门狗等在等待模式下是否使能若需要在等待模式禁止实时中断，可通过将CLKSEL的RTIWAI位置1来实现类似地，若要禁止锁相环或看门狗功能，可将PLLWAI或COPWAI对应位置1 有五种方法可以让MCU离开等待模式：外部复位、时钟监控器复位、看门狗复位、实时中断、自时钟模式中断7,停止模式,由CLKSEL寄存器中的PSTP位可以配置停止模式为完全停止模式（PSTP=0）或不完全停止模式（PSTP=1）。
在完全停止模式下，振荡器被停用后所有系统和核心时钟也停止工作，看门狗和实时中断也停止工作 在不完全停止模式下，振荡器仍工作，但大部分系统与核心时钟停止工作在此模式下，可选择配置PCE与PRE位的值以决定看门狗和实时中断继续运行或停止工作，若值为1，则对应功能继续工作，值为0，则停止工作8,9,11.1.4 XS128内部锁相环结构,1.内部锁相环的构成 1）振荡器模块 振荡器模块提供了连接外部晶振或谐振器的途径可以通过程序来选择两种不同的时钟频率，使系统在启动及稳定时达到最佳状态另外，振荡器模块可以对外提供系统时钟频率的方波振荡器可被配置为低功耗模式或高增益模式 2）锁频环模块 在锁频环阶段，利用内部或者外部的时钟源，通过乘(倍频)运算，可以得到更高的时钟频率通过状态位查询电路处于锁定状态还是失锁状态此外，这个模块可以监控外部参考时钟和信号来判断时钟是否有效2. 内部锁相环的外部连接 EXTAL 和XTAL这两个引脚分别为外部晶体振荡器信号的输入与输出引脚MCU的内部系统时钟从EXTAL输入信号获得在完全停止模式下（PSTP=0），EXTAL引脚在内部被200KΩ电阻拉向低电平。
10,11,11.2 XS128的CGR模块的初始化,11.2.1 XS128的CRG模块寄存器 1）CRG合成寄存器SYNR（Synthesizer Register） 2）后分频寄存器POSTDIV（Post Divider Register） 3）CRG参考分频寄存器REFDV（Reference Divider Register） 4）CRG标志寄存器CRGFLG（Flags Register） 5）CRG选择寄存器CLKSEL（Clock Select Register） 6）IPLL控制寄存器PLLCTL（IPLL Control Register） 7）中断使能寄存器CRGINT（Interrupt Enable Register） 8）实时中断控制寄存器RTICTL(RTI Control Register) 9）看门狗控制寄存器COPCTL（COP Control Register） 10）看门狗定时复位寄存器ARMCOP（COP Timer Arm/Reset Register）,,11.2.2 初始化编程方法与实例,1.初始化参数计算方法 反馈信号fFB与压控振荡器输出信号fVCO关系，如式11-7所示： fFB=fVCO /[2×(SYNDIV+1)] (式11-7)2.初始化计算示例3.初始化编程步骤,12,初始化编程步骤,（1）禁止中断；（2）设置CLKSEL寄存器。
在锁相环电路没有产生稳定的输出频率前暂时不能启用，故应先将CLKSEL的PLLSEL位清0，选择系统时钟源为OSCCLK，则在IPLL程序稳定运行前，采用内部总线频率=OSCCLK/2不对等待模式和停止模式进行设置，所以，CLKSEL=0x00；（3）禁止IPLL；（4）通过PLLCTL寄存器启动IPLL电路，其余位未涉及，故均为默认值；（5）设置IPLL参数，根据需要的时钟频率设置SYNR和REFDV寄存器；（6）启动IPLL运行；（7）通过判断CRGFLG寄存器的LOCK位，确保IPLL稳定工作；（8）时钟频率稳定后，允许IPLL时钟源作为系统时钟源；（9）设置是否允许IRQ中断、是否允许看门狗13,14,11.3 CRG模块的其它功能,1.CRG产生复位信 CRG可以产生复位信号对MCU进行复位有四种操作将引起复位：RESET引脚低电平复位、上电复位、看门狗复位和时钟监控器复位2.中断 此模块支持了三种中断分别为实时中断、内部锁相环锁定中断和自时钟模式中断这三种中断均可在CRG中断使能寄存器(CRGINT)中使能或禁止15,,,,11.3.1 CRG产生复位信号,1.与复位相关的寄存器说明 1）控制寄存器VREGCTRL 2）自治周期中断控制寄存器VREGAPICL 3）自治周期控制寄存器VREGAPICL2.三种复位 1）时钟监控复位 2）看门狗(COP)复位 3）上电复位和低电压复位,11.3.2 中断,1.实时中断 实时中断在默认情况下是关闭的，当设置了实时中断寄存器(RTICTL)并在CRGINT寄存器中将RTIE位置1即可开启此中断。
在实时中断每个周期结束时就会产生中断请求2.内部锁相环锁中断 当CRG标志寄存器的LOCK位变化时将产生中断，这表示外部时钟从稳定变为不稳定或从不稳定变为稳定3.自时钟模式中断 当系统的自时钟模式状态发生变化时，包括进入或者离开自时钟模式，MCU将会产生自时钟模式中断自时钟模式是由上电复位(POR)、低电压复位(LVR)、从完全停止状态恢复(PSTP=0)或时钟监视器失效而导致时钟检查失效等的状态若时钟监视器处于激活状态(CME=1)，外部时钟源的失效错误也同样会触发自时钟模式(SCME=1)状态 禁止自时钟模式中断是通过设置SCMIE位为0而实现的当自时钟模式状态改变时，自时钟模式中断标记位（SCMIF）为1，向SCMIF位写入1可将该位清016,17,,,,11.4 XS128的 IRQ引脚与 XIRQ引脚、RTI、BRK及SWI中断,1.IRQ与XIRQ引脚中断 IRQ与XIRQ 引脚是XS128唯一的两个仅用作中断的引脚，内部具有上拉电阻 是可屏蔽的电平或下降沿触发的中断引脚，而 是不可屏蔽的电平触发的中断引脚，通过CPU的CCR条件代码寄存器X-bit清零，以使能 。
这两个引脚分别复用E口1号和0号引脚2.实时中断 实时中断（Real Time Interrupt， RTI）功能可定时产生中断与PIT不同的是，RTI的计时时钟源使用的是内部时钟，只与晶振有关，与总线时钟频率无关3.调试模块DBG与软件中断SWI指令,调试模块DBG与软件中断SWI指令,调试模块（Debug Module，DBG）可在BDM模式下提供给用户断点调试的功能，可以在指定的地址处产生一个中断，该中断称为调试中断，它使CPU中止当前程序的执行转而进入调试中断服务程序调试中断可由下述两种方式触发1）程序计数器的值与调试地址寄存器的内容相匹配时产生调试中断2）用软件向调试控制寄存器1(DBGC1)的TRIG位写1时产生调试中断18,19,谢 谢！,Ver 1.0,。