实验5组合逻辑电路的设计学生使用指导书实验项目名称：组合逻辑电路的设计实验学时：2实验要求：必做实验类型：设计型大纲要求：通过实验，掌握使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的一般方法；通过实验，验证设计正确性一、 实验目的掌握组合逻辑电路的设计与测试方法二、 实验原理1、组合逻辑电路设计流程使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计组合电路的一般步骤如图5.1所示 设计婆求真值表通辑表达式 卡诺图遐辑图图5.1—组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表然后用逻辑代数或卡诺图化 简法求出简化的逻辑表达式并按实际选用逻辑门的类型修改逻辑表达式根据简化后的 逻辑表达式，画出逻辑图，用标准器件构成逻辑电路最后，用实验来验证设计的正确性2、组合逻辑电路设计举例要求：使用“与非”门设计一个表决电路当四个输入端中有三个或四个为“1”时， 输出端才为“1”设计步骤：根据题意列出真值表，如表5.1所示，再填入表决器卡诺图中，如表5.2 所示表5.1表决器真值表D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表5.2表决器卡诺图\DA BC000111100001111111101由卡诺图化简，得出逻辑表达式，并演化成“与非”的形式如下:Z ^ABC + BCD ^ACD ^ABDABC , ACD , ABD根据逻辑表达式画出用“与非门”构成的逻辑电路如图5.2所示。
图5.2表决电路逻辑图线路连接如下：HD74LS1C实验线路选择2 片 74ls10 （U1 使用了全部的三 个门，也可以每 片使用2个门， 避免连线拥塞）；一片 74LS20 A、B、C、D 四 个输入引脚连接 4个开关量输出 开关（K3~K0）; 输出接LED指示开关K3~K0的开关，观察L1指示灯的状态，记录实验数据输入输出K3K2K1K0Y1000000011111实验验证逻辑功能：按上图接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示 输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能， 与表5.2进行比较，验证所设计的逻辑电路是否符合要求三、实验仪器与器件1、+5V直流电源 2、逻辑电平开关3、逻辑电平显示器 4、直流数字电压表5、实验芯片序号所需芯片名称可替代型号含义数量备注174LS10CD4023三-3输入与非门2DIP14274LS20CC4012二-4输入与非门1DIP14374LS08CC4081四-2输入与门1DIP14474LS32CD4071四-2输入或门1DIP14574LS86CC4030四-2输入异或门1DIP14674LS54CC4085/CD4086四路2-3-3-2输入 与成非门2不能替换774LS04CD40696非门（六倒相器）1DIP14四、 预习要求1、 根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。
2、 如何用最简单的方法验证“与或非”门的逻辑功能是否完好？3、 “与或非”门中，当某一组与端不用时，应作如何处理？五、 实验内容及步骤1、半加器设计74LS86是一片四-2输入异或门；74LS08是一片2输入与门试用上述二芯片，设 计一个半加器要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止1） （1）设计使用上述给定元件的全加器，逻辑表达式为（以下为举例）5： = 为 由 B：Q = A&（2）设计符合上述表达式的硬件原理图（以下为举例）线路连接如下：使用1片74LS86和一片74LS08输入接K1、K0,输出接L2和L1, 连接好线路，接通电源，改变K1、K0开关状态，观察L2、L1显示，记录在表格中3）设计验证表格，实验验证上述设计正确性序号输入输出AiBiSiCi10002011310411（4）写出设计与实验小结实验数据和理论值一致上述设计正确2、设计一个一位全加器，要求用异或门（74LS86）、与门（74LS08）、或门（74LS32）组 成1）设计使用上述给定元件的全加器，逻辑表达式为：(3) 设计验证表格，实验验证上述设计正确性(4) 写出设计与实验小结3、设计一位全加器，要求用与或非门（只提供2片74LS54和一片74LS04）实现。
要求：做好预习，事先设计好线路，实验连线，并记录相关数据下面是参考设计方案：（1）按要求计算并化简（2）设计好实验线路，按事先设计好的线路连线如下是连线图（3）波动K3~K1开关，记录L2和L指示灯的状态4）得到结论，完成分析4 设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、 与非门及或非门实现选做）设计思路：（1）按要求构建真值表数据1数据2输出序号A1A0B1B0大于等于小于1000012000113001014001115010016010117011018011119100011010011111010112101111311001141101115111011611111（2）卡诺图等方法化简，得到最简式大于：GT= （4, 8, 9, 12, 13, 14）GT = A,・ B] + A・ B]・ Bq + A,・ Ad ・ B]需要：A） 一片74LS04 （6路非门）；B） 一片74LS10三输入与非门；C） 一片 74LS32等于：EQ= £ （0, 5, 10, 15）=无化简也〔A。
8] 8口 + 也 1 A口 Bq + AD Bo + AD SD需要：A）另加一片74LS04 （6路非门）；B） 2片74LS20四输入与非门小于：LT= £ （1,2,3,6,7,11）LT = %・% + &・执・H口 + %・&・H口另加一片74LS10三输入与非门（3） 按最简式设计硬件连线实验线路略：实验芯片合计需求3片74LS04（6路非门）2片74LS20四输入与非门2片74LS10三输入与非门2片74LS32两输入或门（4） 实验数据验证自己设计实验数据表格，并说明设计正确六、原始数据1、设计用与非门及用异或门、与门组成的半加器电路写出用与非门实现的半加器的逻辑表达式：写出用异或门、与门组成的半加器的逻辑表达式：2、设计一个一位全加器，要求用异或门、与门、或门组成写出该全加器的逻辑表达式： 3、 设计一位全加器，要求用与或非门实现写出该全加器的逻辑表达式： 4、 设计一个对两个两位无符号的二进制数进行比较的电路;七、实验数据处理及思考题1、列写实验任务的设计过程，画出设计的电路图1）设计1A、 真值表B、 表达式（或卡诺图）C、 电路逻辑图写出该电路的逻辑表达式:（2）设计2A、真值表B、表达式（或卡诺图）C、电路逻辑图（3）设计3（4）设计4A、真值表A、真值表B、表达式（或卡诺图）B、表达式（或卡诺图）C、电路逻辑图C、电路逻辑图2、对所设计的电路进行实验测试，记录测试结果。
测试数据及过程（自己做表）（1）设计1（2）设计2（3）设计33、组合电路设计体会综合成绩： 任课教师签字： 日期：年—月—日附录：芯片简介1、 CC4011 (74LS00)略，详见实验6附录2、 CC4012 (74LS20)双4输入与非门，与74LS20功能一致(1)引脚CD4012Dual-ln-Line Package(2)逻辑表达式Y=# (A・B・C・D)3、CC4030 (74LS86)四异或门⑴弓I脚图Pin Assignments for DIP and SOP14 13 12 11 W 3 85 6,vss输入输出ABJ000011101110⑵逻辑表相异为14、 CC4081 (74LS08)略，详见实验6附录5、 74LS54X2(CC4085)4路2-2-2输入与或非门(1)引脚图CD4Q85BMSTOP VIEWA1B1E1 = INHI + A1B1 + C1D1E2 = INH2 + A2B2 + C2D2VSS14] VDD13] D1U] C1亘]INH旧IT 2INHIBIT 12 2D CliJEE = INHIBIT + AB + CDLOGIC 1 = HIGHLOGIC 0 = LOWVDD = 14VSS =76、CC4001 (74LS02)略，详见实验6附录注：四路2-3-3-2输入与或非门74LS54L4 I 13 I 皿 I LI I 10 | 9 I S IVcc J I H G FJ 71LS54A B C D E Y GND。