数字电路实验二半加半减器的设计实验二半加半减器的设计一、实验目的1、利用普通的门电路或使用译码器或使用数据选择器设计一个半加半减器 二、实验仪器及器件1、数字电路试验箱，示波器2、虚拟器件：74LS197, 74LS138,74LS00 , 74LS20, 74LS151 三、实验预习在proteus上进行了仿真实验，通过普通的门电路连接成半加半减器的逻辑电路在之后的课上了解了编码器和译码器以及数据选择器四、实验原理1 、用普通门电路实现组合逻辑电路2、用译码器实现组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高、低电平信号3、用数据选择器实现组合逻辑电路数据选择器的功能是从一组输入数据中选出某一个信号输出或称为多路开关 五、实验内容首先，根据半加半减器的电路逻辑列出真值表：输入输出SABYC（进/借 位）74LS138对应输出位置000100Y000110Y101010Y201101Y310000Y410111Y511010Y611100Y7根据真值表画出 丫和C卡诺图:S\AB000111100111根据卡诺图可得逻辑表达式:Y=A ㊉ BC=(S ® A)B然后，开始在数电实验箱上连接电路，我选择的芯片是：74LS197, 74LS00, 74LS20,74LS138.对于74LS197,先将CP1接连续脉冲，然后分别将Q1, Q2, Q3接至U “ 0-1 ”显示器上检查电路是否正常，接着将Q3, Q2, Q1分别接到74LS138的S0,S1,S2作为八进制输入，Q3, Q2 Q1分别彳弋表S,A,B。
根据真值表， Y在Y1,Y2,Y5,Y6处有高电平的输出，C在Y3, Y5处有高电平输出，分别将它们接入与非门芯片74LS20、74LS00即可得至U Y和C的输出。