单击以编辑,母版标题样式,单击以编辑母版文本样式,第二级,第三级,第四级,第五级,*,SOI,器件和电路制造工艺,主要内容,集成电路制备工艺,SOI,的挑战与机遇,SOI,器件和电路制备技术,几种新型,SOI,电路制备技术,集成电路设计与制造的主要流程框架,设计,芯片检测,单晶、外延材料,掩膜版,芯片制造过程,封装,测试,系统需求,制造业,芯片制造过程,由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层,曝 光,刻 蚀,硅片,测试和封装,用掩膜版,重复,20-30,次,AA,集成电路芯片的显微照片,集成电路的内部单元,(,俯视图,),N,沟道,MOS,晶体管,CMOS,集成电路,(,互补型,MOS,集成电路,),：,目前应用最为广泛的一种集成电路，约占集成电路总数的,95%,以上集成电路制造工艺,前工序,后工序,辅助工序,前工序：集成电路制造工序,图形转换：,将设计在掩膜版,(,类似于照相底片,),上的图形转移到半导体单晶片上,掺杂：,根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等,制膜：,制作各种材料的薄膜,图形转换：,光刻：接触光刻、接近光刻、投影光刻、电子束光刻,刻蚀：干法刻蚀、湿法刻蚀,掺杂：,离子注入 退火,扩散,制膜：,氧化：干氧氧化、湿氧氧化等,CVD,：,APCVD,、,LPCVD,、,PECVD,PVD,：蒸发、溅射,前工序：集成电路制造工序,后工序,划片,封装,测试,老化,筛选,辅助工序,超净厂房技术,超纯水、高纯气体制备技术,光刻掩膜版制备技术,材料准备技术,隔离技术,PN,结隔离,场区隔离,绝缘介质隔离,沟槽隔离,LOCOS,隔离工艺,沟槽隔离工艺,接触与互连,Al,是目前集成电路工艺中最常用的金属互连材料,但,Al,连线也存在一些比较严重的问题,电迁移严重、电阻率偏高、浅结穿透等,Cu,连线工艺有望从根本上解决该问题,IBM,、,Motorola,等已经开发成功,目前，互连线已经占到芯片总面积的,70,80%,；且连线的宽度越来越窄，电流密度迅速增加,SOI,挑战与机遇,1947,年,12,月,Schockley,等三人,发明晶体管，,1956,年,获得诺贝尔奖,晶体管和集成电路的发明,拉开了人类信息时代的序幕,1958年,Kilby,发明第一块集成电路，2000年获诺贝尔物理学奖,微处理器的性能,8080,8086,80286,80386,80486,Pentium,PentiumPro,100 G,10 G,Giga,100 M,10 M,Mega,Kilo,1970 1980 1990 2000 2010,导入期,MooresLaw,成熟期,器件尺寸缩小带来一系列问题,体硅,CMOS,电路,寄生可控硅闩锁效应,软失效效应,器件尺寸的缩小,各种多维及非线性效应：表面能级量子化效应、隧穿效应、短沟道效应、窄沟道效应、漏感应势垒降低效应、热载流子效应、亚阈值电导效应、速度饱和效应、速度过冲效应,严重影响了器件性能,器件隔离区所占芯片面积相对增大,寄生电容增加,影响了集成度及速度的提高,克服上述效应，采取的措施,工艺技术,槽隔离技术,电子束刻蚀,硅化物,中间禁带栅电极,降低电源电压,在体硅,CMOS,集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降,急需开发新型硅材料及探索新型高性能器件和电路结构，充分发挥硅集成技术的潜力：,SOI,是最佳选择之一,SOI,技术的特点,SOI,技术,SOI,：,Silicon-On-Insulator,绝缘衬底上的硅,Si,Si,SiO,2,SOI,技术的特点,速度高：,迁移率高：器件纵向电场小，且反型层较厚，表面散射作用降低,跨导大,寄生电容小：寄生电容主要来自隐埋二氧化硅层电容，远小于体硅,MOSFET,中的电容，不随器件按比例缩小而改变，,SOI,的结电容和连线电容都很小,SOI,技术的特点,功耗低：,静态功耗：,P,s,=,I,L,V,dd,动态功耗：,P,A,=CfV,dd,2,集成密度高：,SOI,电路采用介质隔离，它不需要体硅,CMOS,电路的场氧化及井等结构，器件最小间隔仅仅取决于光刻和刻蚀技术的限制，集成密度大幅度提高,SOI,技术的特点,抗辐照特性好：,SOI,技术采用全介质隔离结构，彻底消除体硅,CMOS,电路的,Latch-up,效应,具有极小的结面积,具有非常好的抗软失效、瞬时辐照和单粒子,(,粒子,),翻转能力,载能粒子射入体硅和,SOI,器件的情况,SOI,技术的特点,成本低：,SOI,技术除原始材料比体硅材料价格高之外，其它成本均少于体硅,CMOS/SOI,电路的制造工艺比典型体硅工艺至少少用三块掩膜版，减少,13,20,的工序,使相同电路的芯片面积可降低,1.8,倍，浪费面积减少,30,以上,美国,SEMATECH,的研究人员预测,CMOS/SOI,电路的性能价格比是相应体硅电路的,2.6,倍,SOI,技术的特点,特别适合于小尺寸器件：,短沟道效应较小,不存在体硅,CMOS,电路的金属穿通问题，自然形成浅结,泄漏电流较小,亚阈值曲线陡直,漏电相同时薄膜,SOI,与体硅器件的亚阈值特性,SOI,技术的特点,特别适合于低压低功耗电路：,在体硅,CMOS,集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降,对于薄膜全耗尽,CMOS/SOI,集成电路，这两个效应都很小，低压全耗尽,CMOS/SOI,电路与相应体硅电路相比具有更高的速度和更小的功耗,SOI,器件与体硅器件的饱和漏电流之比与电源电压的关系,SOI,技术的特点,SOI,结构有效克服了体硅技术的不足，充分发挥了硅集成技术的潜力,Bell,实验室的,H.J.,Leamy,将这种接近理想的器件称为是下一代高速,CMOS,技术,美国,SEMATECH,公司的,P.K.Vasudev,也预言，,SOI,技术将成为亚,100,纳米硅集成技术的主流工艺,应用领域：高性能,ULSI,、,VHSI,、高压、高温、抗辐照、低压低功耗及三维集成,SOI,技术的挑战和机遇,SOI,技术挑战和机遇,SOI,材料是,SOI,技术的基础,SOI,技术发展有赖于,SOI,材料的不断进步，材料是,SOI,技术发展的主要障碍,SOS,、激光再结晶、,ZMR,、多孔硅氧化,这个障碍目前正被逐渐清除,SOI,材料制备的两个主流技术,SIMOX,和,BONDED SOI,最近都有了重大进展,SOI,技术挑战和机遇,SIMOX,材料：,最新趋势是采用较小的氧注入剂量,显著改善顶部硅层的质量,降低,SIMOX,材料的成本,低注入剂量,(4,10,17,/cm,2,),的埋氧厚度薄：,800,1000,退火温度高于,1300,，制备大面积,(,300mm)SIMOX,材料困难,SOI,技术挑战和机遇,键合,(Bonded),技术：,硅膜质量高,埋氧厚度和硅膜厚度可以随意调整,适合于功率器件及,MEMS,技术,硅膜减薄一直是制约该技术发展的重要障碍,键合要用两片体硅片制成一片,SOI,衬底，成本至少是体硅的两倍,SOI,技术挑战和机遇,Smart-Cut,技术是一种智能剥离技术,将离子注入技术和硅片键合技术结合在一起,解决了键合,SOI,中硅膜减薄问题，可以获得均匀性很好的顶层硅膜,硅膜质量接近体硅。
剥离后的硅片可以作为下次键合的衬底，降低成本,SOI,技术挑战和机遇,SOI,材料质量近几年有了惊人进步,生产能力和成本成为关键问题,Smart-Cut,技术和低剂量,SIMOX,技术是两个最有竞争力的技术,SOI,将成为继硅外延片之后的下一代硅材料,智能剥离,SOI,工艺流程图,(,SMART CUT SOI),SOI,技术挑战和机遇,浮体效应是影响,SOI,技术广泛应用的另一原因,对,SOI,器件的浮体效应没有一个清楚的认识,如何克服浮体效应导致的阈值电压浮动、记忆效应、迟滞效应等对实际电路的影响，还不很清楚,浮体效应可以导致数字电路的逻辑失真和功耗的增大,SOI,技术挑战和机遇,抑制浮体效应,Ar,注入增加体,/,源结漏电,LBBC,结构,在源区开一个,P,区通道,肖特基体接触技术,场屏蔽隔离技术,这些技术都存在各种各样的自身缺陷，不能被广泛接受,SOI,技术挑战和机遇,全耗尽,SOI MOSFET,可以抑制浮体效应，并有良好的亚阈特性和短沟效应,控制超薄,FD SOI MOSFET,的阈值电压比较困难,阈值电压与硅膜厚度的关系极为敏感,较大的寄生源漏电阻等,SOI,技术挑战和机遇,SOI,器件与电路的,EDA,技术发展缓慢，已经成为影响,SOI,技术广泛应用的一个重要原因,体硅的,EDA,工具已经非常完善,SOI,的,EDA,工具相对滞后：,SOI,器件是一个五端器件，建立,SOI,器件、电路模型要比体硅器件复杂得多,SOI,技术挑战和机遇,体硅技术迅速发展和巨大成功抑制了人们投入,SOI,技术研究的热情,工业界不愿花时间和金钱在,SOI,工艺的优化上，使,SOI,技术的优越性不能得以充分发挥,现在形势正在发生微妙变化，手提电脑、手提迅速兴起，促发了人们对低压、低功耗及超高速电路的需求，体硅,CMOS,电路在这些方面有难以逾越的障碍,SOI,技术发展的新机遇,SOI,技术挑战和机遇,器件尺寸缩小，改善了,ULSI,的性能,：,速度、集成度、成本等，,也带来了很多问题,一类是灾难性的，影响器件功能及可靠性，其中最突出的是热载流子效应,一类是造成动态节点的软失效，在,DRAM,中这个问题,尤,为重要,降低电源电压已成为,解决以上问题的主要措施,SOI,技术挑战和机遇,影响降低电源电压的因素,体效应,寄生结电容,当电源电压降低时，会使电路驱动电流减小、泄漏电流增加，引起电路的速度下降和功耗增加,SOI,是最佳选择,SOI,技术挑战和机遇,存储器：,1993,年,Motorola,首先利用,0.5,微米工艺研制出电源电压小于,2V,的,1K SRAM,IBM,公司制成在,1V,电压下工作的,512K SRAM,，,1997,年，,IBM,又发布了利用,0.25,微米,CMOS,工艺加工的,FDSOI 1M/4M SRAM,，其电源电压仅为,1.25V,韩国三星生产了电源电压为,1V,的,0.5,微米,DRAM,，同年，,16M SOI DRAM,也面世了,SOI,技术挑战和机遇,CPU,：功耗与速度的矛盾突出,IBM,公司报道了采用,0.13,m SOI,工艺研制的微处理器电路的功耗比相应体硅电路低,1/3,，速度增加,35,，性能提高,2030,，而成本仅增加,10,AMD,已经全面生产低压,SOI CPU,SOI,器件与电路制备技术,SOI(Silicon,-On-Insulator):,（绝缘衬底上的硅,),技术,SOI,器件与电路制备技术,体硅器件与,SOI,电路制备工艺的比较,SOI,电路制备工艺简单,制作阱的工艺,场区的工艺,没有金属,Al,穿刺问题,隔离技术,100,绝缘介质隔离,LOCOS,隔离,硅岛隔离,氧化台面隔离,SOI,器件与电路制备技术,抑制边缘寄生效应,环形栅器件,边缘注入,抑制背沟道晶体管效应,背沟道注入,抑制衬底浮置效应,衬底接地,硅化物工艺,防止将硅膜耗尽,几种新型的,SOI,器件和电路制备工艺,T,pd,=37ps,栅长为,90,纳米的栅图形照片,凹陷沟道,SOI,器件,新型,SOI,栅控混合管,(GCHT),MILC,平面双栅器件,平面双栅是理想的双栅器件,但工艺复杂，关键是双栅自对准、沟道区的形成，等待着工艺上的突破,利用,MILC,（,metal induced lateral crystallization,）和高温退火技术实现平面双栅器件,精确的自对准双栅,工艺相对简单,MILC,和高温退火,主要步骤：,a-,Si,淀,积，,550C,LTO,淀积，,光刻长条窗口，,金属镍淀积（,5-10nm,）,退火,550,24,小时,N2,去除镍、,LTO,高温退火,(900。