实验题目：锁相环测试及应用实验试验目的：1.了解锁相环的组成、基本原理及性能特点2. 掌握集成锁相环4046芯片的使用方法3. 掌握锁相环路及各部件性能（鉴相特性、压控特性、同步带和捕捉带）的测试方法4. 掌握锁相调频、锁相鉴频电路的构成、基本原理及参数测试测试方法5. 掌握简单锁相频率合成器的基本原理及性能指标的测试方法实验设备：1.调幅与调频发射模块2. 直流稳压电压GPD-3303D3. F20A型数字合成函数发生器/计数器4. DSO-X 2014A数字存储示波器实验原理：1. 锁相环的组成及基本原理锁相环路（PLL）亦称自动相位控制（APC）电路，它是一种利用相位误差消除频率误差的反馈控制系统如图 1所示，由鉴相器（相位比较器）、环路滤波器（低通滤波器）和压控振荡器三个基本部件组成图1 锁相环组成框图若fof.，瞬时相位差△甲将随时间而变化；若f = foU △中保持固定值锁相环就是利用两个信号之间相位 差的变化，控制压控振荡器的输出信号频率，最终使两个信号相位差保持为常数，达到频率相等锁相环的工作过程：如图1所示，若fof•，必将引起△平的变化，鉴相器输出正比于△平的误差电压ud （t）。
经环路滤波器滤除七（t）中的高频分量和噪声，产生缓慢变动的直流电压%（t）VCO受控于%（t），使得振荡频率f 与输入参考频率f.的频差逐渐减小，直到fo= f•，电路达到稳定平衡状态，即锁定状态此时，△甲保持一个不变 的稳态相差气，以维持电路的平衡状态需要指出，环路能达到锁定状态，是在匕与f.相差不大的范围内2. 几个重要概念⑴失锁与锁定开始工作时，f/ f.，△甲不固定，环路处于不稳定状态，称为失锁当匕=f.时，△甲保持常数，电路进入 稳定状态，称为锁定⑵跟踪过程与捕捉过程在环路锁定状态下，如果输入信号频率f.发生变化，环路通过自身的调节作用，使输出信号频率fo以同样的规 律跟随着变化，并且始终保持fo = f•，这个过程称为跟踪过程或同步过程刚加入信号时，并非立即进入锁定状态， 而要经历一个过渡过程，这个环路由失锁进入锁定的过程称为捕捉过程⑶同步带与捕捉带在锁定状态下，环路维持锁定所允许的最大输入信号频率变化范围称为同步带或跟踪带，用A^表示实验报告06 系 10 级 姓名 辛旸，李弘敏— 日期 2012.11.20一 学号-PB10210006, PB10210151 台号 13加入输入信号后环路能够由失锁自行进入锁定状态的最大允许固有频差称为捕捉带，用^fp表示，一般 刈＞ f。
⑷锁相环路的主要特点① 跟踪特性在锁定状态下，当输入频率发生变化时，vco的频率可以精确地跟踪输入频率的变化，最终使匕m② 窄带滤波特性就频率特性而言，PLL相当于一个带通滤波器，其带宽可以做的很窄窄带滤波特性能够滤除混入输入信号中的 噪声和杂散干扰③ 锁定状态下无剩余频差3, 锁相环应用PLL具有许多优越的性能，如无频差工作特性、环路带宽或滤波器带宽的可调性等，因而应用广泛如锁相调频、 锁相调相、锁相鉴频、锁相混频、锁相倍频、锁相分频、同步解调、锁相频率合成等集成锁相环CD4046简介及应用:1. CD4046 简介图2是单片集成锁相环CD4046的内部结构框图及外围典型接线图CD4046采用CMOS工艺，特点是电源电压 范围宽（VDD—VSS=5〜15 V，VSS端一般接地），输入阻抗高（约100 MQ ），动态功耗小在VDD=15 V时最高频率可 达1.2 MHz，通常用在中、低频段CD4046内部集成了一个低功耗、高线性的VCO，两个工作方式不同的鉴相器PDI、PDII，以及源级跟随器（专门用于FM解调输出，要求外接负载电阻大于10KQ ），放大、整形电路和5V稳 压管，若与TTL电路匹配时，可用作辅助电源。
图2集成锁相环CD4046内部组成及外围典型接线框图PDI采用异或门结构，使用时要求输入信号占空比为50%无输入信号时，PDI输出电压为VDD/2，用于确定VCO的固有振荡频率°PDI的捕捉能力和滤波器有关，选择合适的滤波器可以得到较宽的捕捉范围当侦.在〜 180°范围内变化时，输出脉冲电压ud （t）占空比随之改变图3是VSS接地，环路锁定在VCO的固有振荡频率时，PDI的输入、输出波形及VCO输入控制电压波形图5锁相调频电路框图14■脚输入S —II—I pH I r~H3脚输入I | | |M ―I__ I __1__ I —& I: | | | | |1脚输出C图3 PD 1输入、输出波形、VCO输入波形及鉴相特性PDII是一个由信号上升沿控制的数字存储网络它对输入信号的占空比要求不高，允许输入非对称波形，具有很 宽的捕捉范围，而且不会锁定在输入信号的谐波它提供两种输出信号，数字误差信号和锁定信号（相位脉冲），当 达到锁定时，PDI的两个输入信号相位差为0PDI的工作波形如图4所示，当输入信号超前于比较信号时，PDI输出正脉冲，当输入信号滞后于比较信号时， PDI输出为负脉冲，这两种情况都会在1脚产生负脉冲。
当两个输入脉冲的频率和相位均相同时，PDI的输出为高 阻态，1脚输出高电平因此，PDI可实现两个输入信号频率严格同步，此时同步带等于捕捉带，与环路滤波器无关姗输入 LI I II 1 I3脚输 ~| n rr［脚输出 ! —I I I I'n 11fdii输出 n ii；i 涂 FII I:VCO®A— 图4 ?11输入、输出波形及VCO输入波形VCO需要外接电阻r1，r2和电容qr1，c1是充放电元件，电阻r2起到频率补偿作用R1确定VCO的最高 振荡频率，R2确定VCO的最低振荡频率VCO的振荡频率不仅和R］，R2及C1的取值有关，还和电源电压有关，电 源电压越高振荡频率越高5脚为高电平VCO禁止工作2. 锁相调频图5所示为锁相调频电路框图，图中u«t）由标准信号源或晶体振荡器提供稳定的标准频率，锁相环路使压控振荡 器的中心频率稳定在标准频率上当调制信号uQ（t）加到压控振荡器的输入端，VCO的振荡频率将随UQ（t）的变化而改 变，从而输出调频信号06 系 10 级 姓名 辛旸，李弘敏— 日期 2012.11.20一 学号-PB10210006, PB10210151 台号 133. 锁相鉴频锁相环路用于调频信号的解调时，调频信号从相位比较器输入，环路入锁后，VCO的振荡频率将跟踪调频信号的 频率的变化。
其鉴相器输出的控制电压经低通滤波器滤除载波信号后，输出调制信号锁相环路鉴频器方框图如图6 所示图6锁相环路鉴频器方框图4. 锁相频率合成器锁相频率合成是利用锁相环路的窄带跟踪特性，在基准频率源作用下，产生一系列离散的频率具有系统结构简 单，输出信号的频谱纯度高，易于实现等优点锁相频率合成器框图如图7所示图7频率合成器框图图中输入信号为标准源Z，经可预置M分频器后得到参考频率fREF , fREF的信号输入相位比较器的一端，压控 振荡器的输出信号经可预置N分频器后输入相位比较器的另一端，这两个信号进行比相，当环路锁定，有：f=N 即 f°=Mf当改变预置数M、N时，可得到不同的输出频率f0实验电路简介：图5为锁相环性能测试、锁相调频及锁相式频率合成器实验电路图中1K1~1K4拨向上，构成锁相环性能测试 及锁相调频电路，1W7用于调节VCO的固有振荡频率°1K]~1K4拨向下，构成锁相式频率合成器电路数码开关1SW3、 1SW4和1SW5可设置不同的分频比，其中1、2、3、4拨向上“on”，输入逻辑电平“1”，拨向下输入逻辑“0”， 分别对应8421BCD码的权值8、4、2、11TP111SW31-9分频1P12I 咿）]1TP121TP161C40-L 0.068 Ji-1C41^1OOP1R-W5.1K排阻接法示育图1TP1D-1R421.0K1W750K9 14236 13CD40461111.24s101R44 -CZF- 100K1K4f 1IP17□ 1P171TP15□1K3BH1R43 J1R45HnK3A2L\ iookU \ 1SAV4 1SW5图5 锁相环性能测试、锁相调频及锁相式频率合成器实验原理电路图6为锁相解调实验电路，1W8用于调节VCO的固有振荡频率。
图6 锁相解调实验电路实验内容：1. 锁相环性能测试⑴电路连接及设置将《调幅与调频发射模块》接+12V电源电压，打开“锁相环、锁相调频、频率合成”电路电源开关，将开关1K1~1K4 拨向上，构成锁相环性能测试和锁相调频电路方框图如图7所示图7 锁相环测试电路框图⑵测量VCO的固有振荡频率输入端不接信号，示波器连接输出电压"/万用表（直流电压档）连接uc然后，调节1W7，使VCO的固有振 荡频率f = （f + f ）,；2，记录f及此时u的大小o 0 o max o min o 0 c由实验得：f min = 204.96 kHzf = 729.7 kHzf00 = （f omax + fo面「,/2 = 467.33kHz试验中，记录的f 0 = 467.7 kHz，此时气=4.369V⑶测量同步带、捕捉带、鉴相特性及压控特性，测量过程中注意观察跟踪特性及频率牵引过程①测量同步带保持以上电路状态不变，输入端接入频率f. = f，6VPP的方波信号用示波器连接U和u及u 观测U和uI o0 PP i o d i o的波形、频率、相位差△中d及ud的平均幅值（类型：平均全屏），同时用万用表测量直流电压uc的大小。
现象：以ui通道做触发源，在锁定状态下，输入、输出波形清晰稳定；失锁时，波形模糊不稳定减小或增加输入信号频率匕•，分别记录环路由锁定到失锁的分界频率f1和f2，则同步带为： f = f -f2测量过程：在350 V △甲d < 1500范围内，改变输入信号频率的十位数；当△中d < 350或Apd >1500时，改变输 入频率的个位数；当Apd < 150或Apd > 1750后，改变输入频率的十分位，此时输出频率仍在跟踪输入频率变化， 但开始出现频率牵引u.和u的波形如图8所示，图中，CH1为".，CH2为u，CH3为uio i o d日期 2012.11.200： Agilent TechnologiesriBlQ.W2l2Q.0V/ 3 W.WTub Dec M 19:34.33 2012-1.960^ 1.000^/清阵侧堂值自动 # 1 -300?Agilent采集标推模式I.OOGSa/s测皇菜单诵道DeDC 10.0:1DC 10.0:1DC 10.0:1三 测堂一频率⑴：467.7kHz467.5kHz961kHz平均-FS(3):5.419V[e源o类型：设置3平均-FS♦图8七、uo和ud的波形由图8和实验所得数据，可知：f. = "Hzf。
467.7kHz， △中 d = 94.1， ud = 5.393， , = 4.576V匕。