实验一：测量集成门电路的传输延迟时间( 2学时) 2实验二：组合逻辑电路设计—译码显示电路设计（2学时） 4实验三：触发器及键盘消抖电路设计（2学时） 7实验四: 现代数字电路设计——熟悉开发环境和基本语法训练（2学时） 10实验五: 基于Verilog HDL及FPGA的组合逻辑电路设计——显示译码（2学时） 18实验六：基于Verilog HDL及FPGA的时序逻辑电路设计—— 十进制计数器设计（4学时） 23实验七: 基于Verilog HDL及FPGA的时序逻辑电路设计——移位寄存器设计（4学时） 27实验一：测量集成门电路的传输延迟时间( 2学时)一、实验目的了解集成门电路的传输延时的基本概念，掌握示波器的使用，学会使用示波器测量电路参数的基本方法二、实验仪器设备 面包板、芯片（74LS00）、导线、示波器、直流电源、信号源三、实验要求1．熟悉数字示波器的使用2．熟悉面包板的使用3．熟悉集成门电路器件手册的查找及使用方法4．测量74LS00芯片的四级集成门传输延时5．根据测量得到的延迟计算一级门传输延迟时间6．多测量几次计算平均延迟时间7．实验前写出预习报告，画出实验必须的原理图和连线图。
四、实验原理TTL门电路的主要参数涉及电路的工作速度、功耗、抗干扰能力和驱动能力等这些参数对我们合理、安全地应用器件是很重要的本次实验基本要求是集成门电路传输延迟时间的测量传输延时tpd是指与非门输出波形相对于输入波形的延时，见下图 可以看出：对应输入，输出波形不仅反了一个相，而且还发生了延时我们把输入波形上升沿的50%起至输出波形反相至下降沿的50%止的这段时间叫导通延时，用tpHL表示；把输入波形下降沿的50%起至输出波形反相至上升沿的50%止的这段时间叫关闭延时，用tpLH表示导通延时和关闭延时的平均值叫做平均传输延时，简称传输延时，用tpd表示tpd =（tpHL+tpLH）/2 影响传输延时的主要因素是晶体管的开关特性、电路结构和电路中各电阻的阻值，tpd的大小反映了电路的工作速度五、实验关键步骤1. 实验前，先拿万用表查看了解面模板内部的连接方式，确保连接正确2. 检查面包板及信号源的电源是否接通，或电源开关是否打开3. 检查已经校准好的示波器电源是否连接正确，将示波器探头和信号源发生器正确连接，以引出参考信号观察参考信号波形。
4. 按照实现画好的原理图及集成门电路手册，在面包板上，建立要测量的集成门实现电路5. 仔细检查所设计电路原理及功能是否正确6. 将示波器另外一探头和所设计集成门电路信号输出端连接，以测量输出信号，观察并记录比较输出信号和参考信号的延迟时间多记录几组数据，根据（6）中给出的公式计算平均时间注意此处计算出的是经过4个门的延迟时间6．tpd =（tpHL+tpLH）/27．根据上述结果，计算单个门的延迟时间六、实验结果分析实验二：组合逻辑电路设计—译码显示电路设计（2学时）一、实验目的1. 掌握组合逻辑电路中译码、显示的基本概念2. 掌握数码显示的原理及设计二、实验设备 面包板、芯片（74LS00、74LS04）、电阻、数码管、电线、直流电源三、实验项目1． 基本实验项目：用74LS00、74LS04和数码管设计仅有d、e、f三个输出端的3-8译码器和显示电路2． 提高实验项目：用74LS00、74LS04和数码管设计3-8译码器和显示电路四、实验要求1． 分析实验项目的要求，写实验预习报告2． 熟悉数字电路书上P153的真值表，熟悉3-8译码器的功能，预先写出其逻辑表达式，并画出相应电路连接图。
3． 根据译码显示的原理，预先画出所要设计的组合逻辑电路的原理图4． 熟悉集成电路手册的使用5． 实验前复习课本中译码显示部分内容6． 实验结束，写出实验报告，并对实验中的问题进行分析总结五、实验原理数码管原理：具体参见《数字电子技术基础》P153 每个8段数码管（共阴）由8个发光二极管组成，分别对应数码管的“a”、“b”、“c”、“d”、“e”、“f”、“g”、“dp”，每一段就是一个独立发光二极管，如下图所示：每个数码管都有一个“位”控制I/O口，低电平有效，有就是说，位信号为低电平时，该位所对应数码管的8段就导通，如果段控制I/O口的某个位为高电平，该段就发光，如果为低电平，该段就不亮八段数码管电路原理图八段数码管引脚封装图（顶视图）发光二极管按发光强度和工作电流分：普通亮度的LED（发光强度<10mcd）；超高亮度的LED（发光强度>100mcd）；把发光强度在10～100mcd间的叫高亮度发光二极管一般LED的工作电流在十几mA至几十mA，而低电流LED的工作电流在2mA以下（亮度与普通发光管相同） 为了避免发光二极管流过电流过大，我们需要在电路中串入限流电阻六、实验关键步骤1． 掌握实验所需的芯片资料的信息，确保之后的连接正确2． 检查面包板电源是否连接或开通。
3． 根据3-8译码器的真值表写出相应输出的逻辑表示画出相应的连接电路图4． 根据实验项目的要求及电路连接图，在面包板上实现所设计的组合逻辑电路5． 比对电路图检查连线是否正确6． 通过LED数码管检查所设计的译码显示电路功能是否正确实验三：触发器及键盘消抖电路设计（2学时）一、 实验目的1． 掌握触发器的基本概念2． 了解按键抖动的现象及触发器消抖的方法二、 实验设备 面包板、芯片（74LS00）、电阻、发光二极管、电线、示波器、直流电源三、 实验项目1．D触发器设计（基本实验）2．由D触发器设计键盘消抖电路（提高性实验）四、 实验要求1．用与非门设计D触发器电路，验证逻辑功能表中的各项功能2．设计一个具有按键消抖功能的时序电路 3．输入由按键开关接入，输出由一个发光二极管引出，要求每按一次按键，发光二极管状态变化一次 4．写出预习报告5．实验结束之后写出实验总结报告，实验结束后完成详细的实验总结报告，包括实验目的和要求，实验原理、实验详细过程及步骤，实验问题分析及改进措施，实验结果分析等内容五、 实验原理1、 D触发器的设计原理及电路图见教材教材第四章p191/201图。
边沿D触发器部分功能描述功能描述 (1)．状态转移真值表 (2)．特征方程 Qn+1=D (3)．状态转移图 综上所述， D触发器特点归纳为以下几点： (1) D触发器具有接收并记忆信号的功能，又称为锁存器； (2) D触发器不存在约束条件和一次变化现象，抗干扰性能好，工作速度快 2、 消抖电路的设计按键消抖：通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，电压信号小型如下图由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开因而在闭合及断开的瞬间均伴随有一连串的抖动，如下图抖动时间的长短由按键的机械特性决定，一般为5ms～10ms这是一个很重要的时间参数，在很多场合都要用到硬件消抖：在键数较少时可用硬件方法消除键抖动下图所示的RS触发器为常用的硬件去抖图中两个“与非”门构成一个RS触发器当按键未按下时，输出为1;当键按下时，输出为0此时即使用按键的机械性能，使按键因弹性抖动而产生瞬时断开（抖动跳开B），中要按键不返回原始状态A，双稳态电路的状态不改变，输出保持为0，不会产生抖动的波形也就是说，即使B点的电压波形是抖动的，但经双稳态电路之后，其输出为正规的矩形波。
六、 实验关键步骤1． 预习实验指导材料以及给出的原理图，设计出d触发器以及消抖电路的与原理图2． 在面包板上搭建要实现的电路（包括d触发器设计以及消抖电路的设计）3． 若出现错误，则仔细检查连线是否正确若连接无问题，仔细检查电路原理是否正确4． 检查所设计的逻辑功能是否正确//此项删除5． 总结分析实验中出现的问题实验四: 现代数字电路设计——熟悉开发环境和基本语法训练（2学时）一．实验目的基本要求：熟悉MAX+PlusII/quartusII的基本功能2） 熟悉如何用MAX+PlusII进行编程Verilog程序3） 熟悉用MAX+PlusII进行仿真，对所做的设计做出正确的仿真结果提高要求：把所做的Verilog程序进行硬件电路的测试，对Verilog程序设计有一个直观的认识，见图表 1需要做提高实验的同学，提前向老师提出申请，实验室会尽可能的满足同学的要求二．实验仪器1．PC机2. 数字系统设计实验开发板三．实验步骤1 .熟悉quartusII的使用打开开发环境，如图表 2图表 2菜单功能和使用：第一项File菜单可以完成有关文件、工程的打开、新建、保存等操作，第三项“Edit”菜单可以完成文件的修改、编辑等操作，第四项“View”菜单可以完成有关视图的一些操作，第五项“Project”菜单可以完成有关工程的一些操作，如向工程中添加或删除文件等，第六项“Assignments”菜单可以完成器件的选择、引脚锁定、综合式的优化、约束的设置等，第七项“Processing”菜单可以启动编译、方针等操作，第八项“Tools”菜单可以打开相关的调试工具，各项菜单的具体应用将在下面结合实例进行介绍。
如图表 3图表 3其中仿真的输入有两种方法，一种是图形输入法，一种是文本输入法：1、原理图输入方法创建文件，如图表 4图表 4创建文件，如图表 5图表 5创建元器件，点击鼠标箭头所指向的按钮，如图表 6出现如图所示界面，如图表 7图表 7请大家注意Name中的output，在这里添加我们想画的元器件，比如我们在这次实验中要用到的，7404，7408，7032，input，output分别画出它们并按图表 8，把原理图连接好图表 8然后编译你的原理图，如图表 9图表 9 如果编译成功，如图表 10警告一般情况下没有问题图表 10下面开始仿真，新建波形文件，如图表 11图表 11然后添加仿真测试点，单击右键出现图表 12图表 12 点击NodeFinder，如图表 13图表 13然后选择如图表 14图表 14然后再选择所有端口都仿真最后如图表 15图表 15然后我们输入仿真信号，如图表 16图表 16出现如图表 17我们看到蓝色反显得地方是我们要设置的地方，在这里，我们设置a，输入为5ns；b,输入为20ns；sel,设置为50ns请同学们一一进行设置图表 17然后图形如图表 18所示图表 18下面我们终于可以仿真了，点击图表 19。
图表 19仿真结果如图表 20图表 20文本输入方法创建Verilog程序文件，如图表 21 图表 21把同学们自己写的源程序输入进去（可参考附录代码），然后编译编译成功后，像图形输入法一样创建一个波形文件，编译并查看输出，看是否与想要的结果一致如果不明白，可以从图表 9继续往下看，门级结构描述和行为级描述的区别就在于输入方式不同，实现的结果是一样的。