Dｅsｉgn entrｙ HDＬ 教程Concepｔ是Ｃadence公司自身开发的原理图输入工具，在业界拥有广泛的顾客在Conｃept环境当中，你可以搜索与摆放Pａrt、进行Ｐaｒt的连接、定义网络名、通过Pｏrt完毕拼接式原理图的绘制,用Bｌock完毕层次式原理图的绘制…等等在此教程中,我们将比较具体的简介coｎceｐt的使用在ｃoｎcept中有两种操作模式:ｐoｓt-seleｃｔ和pｒe-seleｃt在pｏst-ｓeleｃt模式中,如果需要对某个对象执行某种操作,需要先选择操作命令，再选择被执行的对象;而在ｐre－selecｔ模式中，顺序刚好相反后续章节,我们将会具体简介）Cｏncｅpｔ在整个PＣB设计流程中所处的位置:在本教程中,我们将通过实例来阐明concｅpt的具体使用，读者可以根据文中简介的操作环节一步步循序渐进的学习,通过这些实例，一定可以迅速掌握本软件的使用措施在进入正式学习之前,请读者将光盘中的实例local_ｌiｂ．zｉp解压缩到本机本教程涉及三大章节：第一章:创立一种项目在本章节中,将具体简介项目的概念,库，ｃｄs_ｌib,ｐrｏjeｃｔ fｉle以及如何创立项目。
第二章：原理图的绘制:在本章中将具体简介多页原理图的绘制,内容波及如何添加part,绘制连接线,绘制bｕｓ,检查整个设计等等第三章:原理图绘制的高档应用:在本章中将具体简介层次式原理图的绘制,原理图网络表的产生,使用gloｂal fｉnd的功能来寻找整个设计中的某个元件以及对元件的属性进行编辑等等第一章:创立项目内容概要:● 第一节 概念1、 什么是库2、 什么是ｃds.lｉb ｆiｌe3、 什么是prｏjeｃｔ file● 第二节 创立一种项目(project)● 第三节 用projeｃｔ setup 来增长库第一节 概念在ｃadenｃe中,一种ｐrｏｊｅct涉及如下的对象:1、 波及到的库;2、 本地库(ｄｅｓｉｇn ｌibrarｉes)3、 Ｃｄs.ｌiｂ 文献4、 Project file(.cpｍ)接下来，将具体简介什么是库?从设计原理图、PCB Layout直到进行真正的制造,不同的阶段，需要用到的元件的体现形式是不同样的原理图中,我们需要元件的符号,如果需要仿真,我们就需要元件的电器模型参数,在PCＢ Ｌayoｕt阶段，我们则需要元件的PＣB Foｏｔｐrｉnｔ在设计的不同阶段，我们把每个阶段软件所需要的同一类型元件(符号、模型或ＰCB Ｆｏotpｒinｔ）组织在一起，就构成了库。
◎Ｓcｈｅmaｔic lｉbｒarieｓ 原理图中库就是某些逻辑符号,插脚引线以及某些封装信息;◎Ｌayouｔ liｂrarieｓ Ｌａyｏut Lｉｂrａｒies就是和原理图相应的元件的Fooｔ Print◎Sｉmulａｔion Libｒarｉes这些库就是用Vｅrilｏg 或 VHDＬ硬件描述语言来模拟实际元件行为的信息Cadence提供诸多参照库，此外，尚有一种常常要用到的Stａndard库,Ｓｔandaｒd库是参照库的一种后续章节将会具体简介)Ｓｔaｎdard库位于
下图是Ｌoｃaｌ Libraｒｉes的构造什么是ＣDS.LｉbＣds．lｉｂ定义了设计一种项目所波及到的库,以及这些库所在的物理地址如:DEFIＮE 5４alsttｌ .．/..／lｉｂrａry/54alsｔtｌDＥFＩＮE 54ｆａcｔ ../..／lｉbｒary/54facｔＤEFINE tuｔoriaｌ_lib worｋliｂINCLUＤＥ ＄CONCＥPＴ_IＮST_ＤIR／sｈａrｅ/ｃdｓsｅｔｕp/cds.ｌｉbＤＥFＩＮＥ local_lib lｏcａl＿lib什么是Prｏjｅcｔ Filｅ?当你创立好一种项目的时候，Ａlleｇrｏ Ｐrｏject Mａnａgｅr就会自动产生一种Prｏject FiｌeＰｒojecｔ Ｆile其文献名称是．cpm 察看Prｏｊｅｃｔ Ｆile涉及的信息，可以用记事本打开在这里不作具体陈述创立一种Proｊeｃｔ1、选择：开始〉程序〉Aｌｌeｇｒｏ SＰＢ1５.5〉Prｏject Maｎager其中，Open Ｐｒojｅcｔ是用来打开一种现存的项目，而Ｃreatｅ Ｄｅsign Projｅct就是新建一种项目我们点击Crｅatｅ Dｅｓiｇn Prｏjeｃt,浮现一种对话框，我们照下图所示输入相应内容：Prｏjｅｃt Namｅ就是所要创立的项目的名称,在该例中，软件将会产生一种tutorｉal.cpm的pｒoject Fiｌe. Lｏcａtioｎ就是定义该项目所处的途径。
２、点击Next,浮现新的对话框:注意:如果在上述的对话框的左侧，Availａｂle Liｂｒａｒiｅs中浮现的库，和你的浮现的不一致，是由于Ｃｄｓ.lib还没有将Cadｅnｃe所提供的参照库加入到您的设计中请参照如下措施添加：请先安装Ｃaｄｅｎｃｅ提供的参照库第三张光盘)·打开<ｙour_ｉnst＿dir>＼share\cｄssetup,找到该文献夹中的Ｃds文献，用记事本打开；·在该文本中添加：iｎcludｅ
保存,关闭4、 点击Nｅｘt，浮现Dｅsign Naｍe对话框:在Ｌibrａrｉeｓ下拉选择框中,我们选择tutｏrｉaｌ_lｉｂ,Ｄesign Name中,我们输入ｄｅseｘampｌe这样，Deseｘamｐle便寄存在Ｔuｔorial_lib中5、 点击Next,浮现Summary对话框，这个对话框显示了前面几步定义好的信息，如果需要修改,请点击Prｅvｉｏus返回到前面几步做修改6、 点击Fｉｎisｈ这样,Ｐrojｅct Maｎagｅr 便创立好一种项目，并显示出PCB板设计流程的界面使用Ｐｒoject Mａnaｇeｒ Setup来增长库通过向导创立好一种项目之后,我们也可以使用Sｅｔuｐ对项目作某些变化,如增长Liｂraries或Cｅll等在本节，我们将简介将项目添加Ｌocal_lib到项目中3、 一方面,请打开＜ｙｏur_inｓt_dir＞/ｄoc／ｃoncｅｐthdl_ｔuｔ/tｕtｏrial_ｅxａmpｌｅs文献夹，将该文献夹中的lｏｃaｌ_ｌｉb.ｚip的文献释放到D：\Desiｇns\ｌｏcal_ｌib4、 点击Proｊect Maｎager界面中的Seｔup,在浮现的Ｐｒｏjｅｃｔ Ｓetup对话框选择Ｇlｏbal面板, 5、 点击Ｅdiｔ，Pｒｏjｅｃt Maｎａgｅr用写字板打开Cｄｓ.liｂ。
6、 在写在板中增长如下内容: DEFIＮＥ ｌocal＿ｌib ｌｏcal_lｉb 这样,cdｓ.lｉb就增长了local＿ｌib库7、 保存并关闭写字板,Ｐｒojｅｃt Manａger会浮现下面的对话框: 选择Yeｓ8、 在Aｖaｉlaｂle liｂｒaｒｉes列表中选择Lｏcal_liｂ．9、 点击Aｄd10、 选中Ｌoｃａl＿lib，点击Ｕｐ按钮，直到Lｏcａｌ_liｂ处在tｕtoｒiａｌ＿lｉb之下;11、 选中ｌsｔtl库,点击ａdd; 12、 点击Ａｌｌｐlｙ;13、 切换到Parｔ Tabｌe面板,如下图点击Ａｄd，增长Physicaｌ Ｐaｒt Ｔａｂlｅ Fiｌes； 14、 在浮现的Adｄ Pｈｙsｉｃａｌ Part Tablｅ对话框中选择Filｅ; 15、 打开Ｌoｃaｌ_liｂ文献夹; 16、 选中ｌｏcaｌ_lｉb．ｐtf然后点击Ｏpｅn; Adｄ Ｐｈｙｓｉｃal Ｐart Tablｅ对话框浮现Ｌocaｌ＿lib.ｐｔf的途径:17、 点击Oｋ。
１6、 Physicａl Ｐaｒt Ｔablｅ Fｉles一栏显示出了新增的Ｌocａl＿lｉb.pｔf的途径: 17、 点击OK第三章 原理图的绘制 本章内容概要：·Desigｎ Ｅntry ＨDＬ起步；·增长页边框;·增长文字（注释);·选择并添加元件;·元件的连接；·给网络线命名；·增长Pｏrｔ；·增长Pｏｗer 和Grouｎｄ;·保存原理图;·察看Ｖerilｏｇ描述;·绘制总线;·总线接入线绘制;·增长元件的电气属性;·保存并察看错误信息Ｄesigｎ Entry HDL起步画原理图的第一步是用启动Desigｎ Entry HDＬ通过Design Ｅntry ＨDL中，才干从提供的库中调用相应得元件，然后进行连接,完毕逻辑设计在Pｒojeｃt Mａnaｇer界面中,点击Dｅsiｇn Ｅnｔｒy图标即可启动Deｓiｇn Entrｙ HDL启动之后，我们可以在Ｄｅsigｎ Ｅnｔrｙ ＨDL的Tiｔｌｅ Bar看到Dｅsigｎ Ｎａｍｅ在本例中是ＤEＳEXAMPLＥ．ＳＣＨ.1．1下面我们具体解释该名称：在Ｔitle ｂar Deｓiｇn Nａme 的背面,我们还可以看到用方括号括住的ｉn hierarｃhｙ字样。
Ｉn hｉｅraｒcｈy是Ｄesign Entｒy ＨＤＬ 三种使用模式的一种in hierarcｈy 模式当顾客打开一种设计的时候,最先打开的是处在顶层的原理图页,并且,顶层的设计名称也会显示在Tｉtｌe Ｂaｒ,紧跟在名称之后的是方括号内的in hierａｒchy字样这表达Ｄesｉｇn Entrｙ ＨＤＬ已经辨认出设计的层级你可以使用ａscｅnd和desｃeｎd命。