마스터 제목 스타일 편집,,마스터 텍스트 스타일을 편집합니다,,둘째 수준,,셋째 수준,,넷째 수준,,다섯째 수준,,,,*,,마스터 제목 스타일 편집,,마스터 텍스트 스타일을 편집합니다,,둘째 수준,,셋째 수준,,넷째 수준,,다섯째 수준,,,,*,实验七 译码器和数据选择器,,,,,,,一,.,实验目的,熟悉集成译码器和数据选择器了解集成译码器和数据选择器应用二,.,实验器材,74LS153,（,1,片） 双,4,选,1,数据选择器,,74LS138,（,1,片）,3,－,8,线译码器,,74LS00,（,1,片）,2,输入,4,与非门,,74LS20,（,1,片）,4,输入,2,与非门,,74LS00,74LS20,3.1,译码器,功能：将具有特定含义的二进制码进行辨别，并转换成控制信号分类：,,地址译码器（变量译码器）：将,n,个变量不同状态的组合译成,m=2,n,个状态的电路，属,全译器,如,2,－,4,译码器、,3,－,8,译码器代码译码器（码制变换译码器）：将,n,个变量的组合译成特定的码制，存在伪码，属,非全译器,如,8421BCD,码译码器、余,3,码译码器。
显示译码器：用来驱动辉光数码管、液晶数码管等，如七段显示译码器3.2,集成译码器,74LS138,,,,,,,3.3,数据选择器,数据选择器又叫,“,多路开关,”,数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端，数据选择器的功能类似一个多掷开关E,’,A1,A0,Q,1,×,×,0,0,0,0,D0,0,0,1,D1,0,1,0,D2,0,1,1,D3,3.4,译码器和,数据选择器应用,译码器的,每个输出对应一个最小项,，变量译码器的输出给出了全部最小项只要给出逻辑函数的最小项标准式，无需对函数化简，利用,译码器及与非门,可直接实现逻辑函数用数据选择器实现逻辑函数是组合逻辑电路主要设计方法数据选择器的输出表达式：,,,,可以看出，它是逻辑函数,最小项的与或表达式,，因此可以用数据选择器实现组合逻辑函数实现逻辑函数的关键是确定,Di,的对应值确定,Di,的方法有,3,种：,1.,代数法，,2.,卡诺图法，,3.,真值表法,输入,,,输出,选择器数据输入端,A,B,C,F,,0,0,0,0,D,0,=0,,,1,0,,0,1,0,0,D,1,=C,,,1,1,,1,0,0,0,D,2,=C,,,1,1,,1,1,0,1,D,3,=1,,,1,1,,,四,.,实验内容,4.1,利用,74LS138,实现一位全加器,,列出全加器真值表，并写出逻辑表达式；,,用,74LS138,和,74LS20,实现全加器，画出逻辑电路图，并接线验证；,,逻辑电路图中要标记出接线的引脚。
4.2,利用,74LS153,实现一位全加器,,写出详细的设计步骤；,,用,74LS153,实现全加器，画出逻辑电路图，并接线验证；,,逻辑电路图中要标记出接线的引脚思考题,试用,3—8,线译码器,74LS138,实现,4—16,线译码器要求：画出电路图。