[工学]锁存器和触发器

15.1 双稳态存储单元电路5.1.1 双稳态的概念双稳态的物理模型5.1.2 双稳态存储单元电路11GG12vI1vI2若若 定义：Q=0为电路的0状态（复位状 态）Q=1为电路的1状态（置位状 态）25.2 锁存器都具有0和1两种稳定状态，一旦状态被确定，就能自行保持，一个锁存器或触发器能存储一位二进制码• 锁存器和触发器2. 不同点：触发器---对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态锁存器---对脉冲电平敏感的存储 电路，在特定输入脉冲电平作用下 改变状态CP CP 1. 共同点：5.2.1 SR锁存器1．基本SR锁存器(由或非门构成)≥1≥1反馈两个输入端两个输出端逻辑图逻辑表达式：S——置位（1）端 (SET) ；R——复位(RESET)端或清零（0）端G1G2Q初态：R、S信号作用前Q端的状态，用Q n表示也称现态次态：R、S信号作用后Q端的状态，用Q n+1表示4输入S=0， R=0时若原状态 ：100001输出保持原状态：若原状态 ：010010输出保持原状态：≥1 G1≥1 G2≥1 G1≥1 G2保持！5输入S=0，R=1时若原状态 ：01 0101输出仍保持：≥1 G1≥1 G2若原状态 ：10 0101输出变为：置“0”！≥1 G1≥1 G2结论：无论原状态如何，只要S=0, R=1，输出均为6输入S=1，R=0时若原状态 ： 010110输出变为：≥1 G1≥1 G2若原状态 ： 10 1010输出保持：≥1 G1≥1 G2置“1” ！结论:无论原状态如何,只要S=1，R=0，输出均为输入S=1，R=1时1100输出：全是0注意：当S、R同时由1变为0时， 翻转快的门输出变为1，另一个不得翻转。

因此，该状态为不确定 状态≥1 G1≥1 G2基本SR锁存器的功能表10 0111不确定0001 10不变RSQ Q锁存器状态不变0110 00保持01Q逻辑符号约束条件: SR = 0008基本SR锁存器也可以用与非门构成&&G1G2≥1≥1用与非门构成基本SR锁存器的功能表001110 01不变不变1001 11约束条件: S +R = 1基本锁存器的特点总结：（1）有两个互补的输出端，有两个稳定的状态2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间10工作原理:E=1：E=0：状态发生变化 状态不变Q3 = S Q4 = R2. 逻辑门控SR锁存器国标逻辑符号RS逻辑门控SR锁存器的功能表Q11的波形 逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示，锁存器的原始状态为Q = 0，试画出Q3、Q4、Q和Q3Q4Q4Q3125.2.2 D 锁存器1. 逻辑门控D锁存器国标逻辑符号逻辑电路图13=SS =0 R=1D=0Q = 0D=1Q = 1E=0不变E=1= DS =1 R=0D锁存器的功能表置10111置01001保持不变不 变×0功能QDEQ逻辑功能142. 传输门控D锁存器(c) E=0时(b) E=1时(a) 电路结构TG2导通， TG1断开TG1导通， TG2断开 Q = DQ 不变15(c) 工作波形D E Q Q E=0时E=1时TG2导通， TG1断开TG1导通， TG2断开 Q = DQ 不变163. D 锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的 时间要求以及输出对输入信号的响应时间。

1774HC/HCT373 八D锁存器4. 典型集成电路1874HC/HCT373的功能表高阻×××H高阻×××H锁存和禁止输出HHH*LLLLL*LL锁存和读锁存器HHHHLLLLHL使能和读锁存器 （传送模式）QnDnLE输 出内部锁存器 状 态输 入工作模式L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平195.3 触发器的电路结构和工作原理锁存器与触发器锁存器在E的高(低)电平期 间对信号敏感触发器在CP的上升沿(下 降沿)对信号敏感20主锁存器与从锁存器结构相同1. 电路结构TG1和TG4的工作状态相同TG2和TG3的工作状态相同5.3.1 主从触发器212. 工作原理：TG1导通，TG2断开——输入信号D 送入主锁存器TG3断开，TG4导通——从锁存器维持在原来的状态不变 (1) CP=0时:=1，C=0，Q跟随D端的状态变化，使Q=D 22工作原理：(2) CP由0跳变到1 :=0，C=1，触发器的状态Q仅仅取决于CP信号上升沿到达前瞬间的D信号，在CP=1期间保持 TG3导通，TG4断开——从锁存器Q的信号送Q端TG1断开，TG2导通——输入信号D 不能送入主锁存器。

主锁存器维持原态不变 Qn+1＝D232. 典型集成电路 74HC/HCT74 中D触发器的逻辑图2474HC/HCT74的功能表LHH*↑HHHLL*↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输 出输 入74HC/HCT74的逻辑符号和功能表具有直接置1、直接置0，正边沿触发的D功能触发器255.3.2 维持阻塞触发器1. 电路结构与工作原理根据 、 确定 触发器的状态 263. 典型集成电路-74x74 Qn+1＝D275.3.3 利用传输延迟的触发器Qn+1＝JQn＋KQn1. 电路结构与工作原理J－K触发器的特性方程为：282. 典型集成电路-74F112 29例5.4.1 设下降沿触发的JK 触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形设触发器的初始状态为0Q305.3.4 触发器的动态特性动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间 建立时间保持时间脉冲宽度传输延时时间传输延时时间传输延时时间传输延时时间31保持时间tH ：保证D状态可靠地传送到Q。

建立时间tSU ：保证与D 相关的电路建立起稳定的状态，使触发器状态得到正确的转换最高触发频率fcmax ：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制触发脉冲宽度tW ：保证内部各门正确翻转传输延迟时间tPLH和tPHL ：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间325.4.1 D 触发器 1. 特性表 Qn DQn+1 000 011 100 1112. 特性方程Qn+1 = D 3. 状态图5.4 触发器的逻辑功能333.状态转换图翻 转1 00 11 11 1置 11 10 10 01 1置 00 00 11 10 0状态不变0 10 10 00 0说 明Qn+1QnKJ1.特性表 2.特性方程5.4.2 JK 触发器 34例5.4.1 设下降沿触发的JK 触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形设触发器的初始状态为0Q计数状态355.4.3 T触发器 特性方程状态转换图特性表011101110000T逻辑符号 364. T′触发器逻辑符号 特性方程时钟脉冲每作用一次，触发器翻转一次。

375.4.4 SR 触发器 1. 特性表 2. 特性方程3. 状态图Qn S RQn+1 00 00 0010 0101 011不确定 1001 1010 1101 111不确定SR=0（约束条件）385.4.5 D触发器功能的转换1. D 触发器构成 J K 触发器组合 电路DKJQn+1 = D 392. D 触发器构成 T 触发器Qn+1 = D 组合 电路DT403. D 触发器构成 T ' 触发器Qn+1 = D CPQ二分频41用JK触发器转换成其他功能的触发器（1）JK→D分别写出JK触发器和D触发器的特性方程比较得：画出逻辑图：1J1K C1┌┌CPD42（2）JK→T（T’）得：J=T，K=T令T=1，即可得T’触发器分别写出JK触发器和T触发器的特性方程43锁存器和触发器都是具有存储功能的逻辑电路，是构成 时序电路的基本逻辑单元每个锁存器或触发器都能存储1位二值信息 锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态 触发器按逻辑功能分类有D触发器、JK触发器、T（T'）触发器和SR触发器。

它们的功能可用特性表、特性方程和状态图来描述触发器的电路结构与逻辑功能没有必然联系小 结1．TTL主从JK触发器74LS72特点：（1）有3个J端和3个K端，它们之间是与逻辑关系 （2）带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平 （3）为主从型结构，CP下跳沿触发集成触发器2．高速CMOS边沿D触发器74HC74特点：（1）单输入端的双D触发器2）它们都带有直接置0端RD和直接置1端SD，为低电平有效3）为CMOS边沿触发器，CP上升沿触发46应用应用: : 四人抢答电路四人抢答电路4300LEDCRD&G174LS175S141M+5VS2S3S4&G3 &G2+5V83DG100 10KC1D2D3D4D2Q4Q 4Q3Q3Q2Q工作原理：抢答前清“0” 0000截止截止01Q 1Q。