数字电子技术（山东联盟山东华宇工学院）-知到答案、智慧树答案第一章单元测试1、问题：以下表达式中符合逻辑运算法则的是（）选项：A: A+1=1B: 0<1C: 1+1=10D: C·C=C2答案:【 A+1=1 】2、问题：1+1=（）选项：A:0B:01C:10D:1答案:【10】3、问题：下列几种说法中与BCD码的性质不符的是（）选项：A: 一组四位二进制数组成的码只能表示一位十进制数B: BCD码有多种C: BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数D: BCD码是一种从0000~1111中人为选定十个的代码答案:【 BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数 】4、问题：反码是（11011101），对应的十进制数是（）选项：A:-34B:-24C:-93D:-35答案:【-34 】5、问题：逻辑代数又称为布尔代数选项：A:错B:对答案:【对】6、问题：最简与或式的标准有两个，即与项数最少、每个与项中变量数最少选项：A:对B:错答案:【对】7、问题：十进制数转换到二进制数时小数部分采用的方法是（）选项：A:除2取余法2B:除10取余法C:乘10取整法D:乘2取整法答案:【乘2取整法】 8、问题：下列逻辑函数属于与非式的是（）选项：A:BB:AC:CD:D答案:【B】9、问题：以下代码中为无权码的为（）。
选项：A:格雷码B:8421BCD码C:余三码D:5421BCD码答案:【格雷码;余三码】10、问题：下列四个数中，与十进制数（163）10不相等的是（）选项：A:(A3)16B:（10100011）2C:（000101100011）8421BCDD:（203）8答案:【（203）8】11、问题：函数F，用卡诺图化简，其卡诺图如下是否正确（）选项：A:错B:对答案:【对】12、问题：.函数F，化简的最简与-或表达式是否正确（）选项：A:错B:对答案:【对】13、问题：与非门是基本逻辑门电路选项：A:错B:对答案:【错】14、问题：A+A=2A选项：A:对B:错答案:【错】15、问题：已知某电路的真值表如下，该电路的逻辑表达式为()选项：A:Y=CB:Y=AB+CC:Y=ABC答案:【Y=AB+C 】 第二章单元测试1、问题：1.TTL集成门电路是有双极型三极管组成的选项：A:对B:错答案:【对】2、问题：2.TTL输出级采用了什么结构选项：A:三极管串并联结构B:放大结构C:达林顿结构D:三极管串联结构答案:【达林顿结构】3、问题：3.TTL集成门电路输入级实现与的逻辑功能选项：A:错B:对答案:【对】4、问题：4.集成开路与非门电路也叫作OC门选项：A:对B:错答案:【对】5、问题：5.CMOS集成电路中的场效应管是什么类型的？选项：A:增强型B:耗尽型C:一个增强型一个耗尽型答案:【增强型】6、问题：6.CMOS门电路突出的优点是功耗小，抗干扰能力强选项：A:错B:对答案:【对】7、问题：7.CMOS集成门电路闲置输入端应与使用输入端并联选项：A:错B:对答案:【错】8、问题：8.在CMOS集成电路中为了保证管子的电流不超过允许值应在输出端与电容之间串接一个（）选项：A:电抗器B:电阻C:电容答案:【电阻】 9、问题：9.二极管与门电路中输入端均为高电平时输出为（）选项：A:0B:高电平C:低电平答案:【高电平】10、问题：10.由于非门的输出信号与输入的反相，所以非门也称为反相器选项：A:错B:对答案:【对】11、问题：11.集成门电路中的开关元件主要有MOS管、二极管和三极管选项：A:对B:错答案:【对】12、问题：12.CMOS管的噪声容限比较低选项：A:错B:对答案:【错】13、问题：13.TTL集成电路在使用过程中对于闲置的输入端一般不悬空，目的是为了减少干扰。
选项：A:对B:错答案:【对】14、问题：14.TTL电路驱动CMOS电路时主要考虑电流驱动是否匹配的问题选项：A:错B:对答案:【错】15、问题：对于与门和与非门，闲置输入端应接正电源或高电平选项：A:对B:错答案:【对】第三章单元测试1、问题：以下错误的是（）选项：A:实现两个一位二进制数相加的电路叫全加器B:数字比较器可以比较数字大小C:编码器可分为普通全加器和优先编码器D:实现两个一位二进制数和来自低位的进位相加的电路叫全加器答案:【实现两个一位二进制数相加的电路叫全加器】 2、问题：在下列逻辑电路中，不是组合逻辑电路的有（）选项：A:编码器B:译码器C:寄存器D:全加器答案:【寄存器】3、问题：电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这种电路为（）选项：A:时序电路B:组合电路答案:【时序电路】4、问题：若在编码器中有50个编码对象，则输出二进制代码位数至少需要（）位选项：A:6B:10C:5D:50答案:【6】5、问题：一个译码器若有100个译码输出端，则译码输入端至少有（）个选项：A:6B:8C:7D:5答案:【7】6、问题：引起组合逻辑电路中竞争与冒险的原因是选项：A: 逻辑关系错B:干扰信号C:电路延时D:电源不稳定答案:【电路延时】7、问题：能实现并-串转换的是（）。
选项：A:数据分配器B:译码器C:数据选择器D:数值比较器答案:【数据选择器】8、问题：欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（）位输出信号选项：A:3，3B:6，6C:3，6D:6，3答案:【6，6】9、问题：在二——十进制译码器中，未使用的输入编码应做约束项处理选项： A:错B:对答案:【对】10、问题：编码器在任何时刻只能对一个输入信号进行编码选项：A:对B:错答案:【对】11、问题：优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效选项：A:对B:错答案:【错】12、问题：有竞争必然有冒险，有冒险也必然有竞争选项：A:对B:错答案:【错】13、问题：共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动选项：A:错B:对答案:【对】14、问题：3位二进制编码器是3位输入、8位输出选项：A:对B:错答案:【错】15、问题：串行进位加法器的优点是电路简单、连接方便，而且运算速度快选项：A:对B:错答案:【错】第四章单元测试1、问题：各触发器的信号来源不同的计数器称为同步计数器选项：A:错B:对答案:【错】2、问题：同步触发器存在空翻现象，而边沿触发器也存在空翻。
选项：A:错B:对答案:【错】 3、问题：触发器是由逻辑门电路组成，所以它的功能特点是（）选项：A: 全部是由门电路组成的B: 它有记忆功能C: 和逻辑门电路功能相同D: 没有记忆功能答案:【 它有记忆功能 】4、问题：下列触发器中，不能用于移位寄存器的是（）选项：A:D触发器B:基本RS触发器C:JK触发器D:T触发器答案:【基本RS触发器】5、问题：下列几种触发器中，哪种触发器的逻辑功能最灵活（）选项：A:DB:TC:JKD:RS答案:【JK】6、问题：要使JK触发器的状态和当前状态相反，所加激励信号J和K应该是（）选项：A:01B:00C:11D:10答案:【11】7、问题：对于同步触发的D型触发器，要使输出为1，则输入信号D满足（）选项：A:D=1B:D=0或D=1C:D=0D:不确定答案:【D=1】8、问题：对于D触发器，欲使Qn+1=Qn，应使输入D=（）选项：A:QB:不确定C:1D:0答案:【Q】9、问题：设计一个3进制计数器可用2个触发器实现选项：A:错B:对答案:【对】10、问题：构成一个5进制计数器需要5个触发器选项：A:错 B:对答案:【错】11、问题：.三态门输出为高阻时，其输出线上电压为高电平选项：A:错B:对答案:【错】12、问题：16个触发器构成计数器，该计数器可能的最大计数模值是32选项：A:错B:对答案:【错】13、问题：组合逻辑电路通常由触发器组合而成。
选项：A:对B:错答案:【错】14、问题：触发器具有两种状态，当Q=1时触发器处于1态选项：A:对B:错答案:【对】15、问题：要使JK触发器的状态由0转为1，所加激励信号JK应为00选项：A:对B:错答案:【错】第五章单元测试1、问题：设计一个同步七进制加法计数器需要选择（）个触发器选项：A:6B:2C:7D:3答案:【3】2、问题：时序逻辑电路的分类原则是根据触发器的种类来区分的选项：A:对B:错答案:【错】3、问题：同步时序逻辑电路是由同一个脉冲触发的选项：A:错B:对答案:【对】 4、问题：同步时序逻辑电路进入无效状态时，能够自动返回有效状态选项：A:对B:错答案:【错】5、问题：在分析同步时序逻辑电路是如果没有给出初始状态时，可以人为假定一个状态选项：A:对B:错答案:【对】6、问题：可以根据（）和输出方程画出逻辑图选项：A:特征方程B:驱动方程C:状态方程D:时钟方程答案:【驱动方程 】7、问题：设计一个同步五进制加法器，应该有几种不同的状态？选项：A:6B:5C:3D:4答案:【5】8、问题：时序逻辑电路的输出仅与输入有关系选项：A:错B:对答案:【错】9、问题：图示电路的功能为（）。
选项：A:序列信号发生器B:并行寄存器C:计数器D:移位寄存器答案:【移位寄存器】10、问题：由3级触发器构成的环形和扭环形计数器的计数模值依次为（）选项：A:6和8B:3和6C:6和3D:8和8答案:【3和6】11、问题：现欲将一个数据串延时4个CP的时间，则最简单的办法采用（）选项：A:4位并行寄存器B:4。