SDRAM与内存基础概念SDRAM内存模组与基本结构我们平时看到的SDRAM都是以模组形式出现，为什么要做成这种形式呢？这首先要接触到 两个概念：物理Bank与芯片位宽PC133 时代的 168pin SDRAM DIMM1、 物理Bank传统内存系统为了保证CPU的正常工作，必须一次传输完CPU在一个传输周期内所需要的 数据而CPU在一个传输周期能接受的数据容量就是CPU数据总线的位宽，单位是bit（位）当时控制内存与CPU之间数据交换的北桥芯片也因此将内存总线的数据位宽等同 于CPU数据总线的位宽，而这个位宽就称之为物理Bank （Physical Bank，下文简称P- Bank）的位宽所以，那时的内存必须要组织成P-Bank来与CPU打交道资格稍老的玩家 应该还记得Pentium刚上市时，需要两条72pin的SIMM才能启动，因为一条72pin -SIMM 只能提供32bit的位宽，不能满足Pentium的64bit数据总线的需要直到168pin-SDRAM DIMM上市后，才可以使用一条内存开机下面将通过芯片位宽的讲述来进一步解释P-Bank 的概念不过要强调一点，P-Bank是SDRAM及以前传统内存家族的特有概念，在RDRAM中将以通道 （Channel）取代，而对于像Intel E7500那样的并发式多通道DDR系统，传统的P-Bank 概念也不适用。
2、 芯片位宽上文已经讲到SDRAM内存系统必须要组成一个P-Bank的位宽，才能使CPU正常工作，那么 这个P-Bank位宽怎么得到呢？这就涉及到了内存芯片的结构每个内存芯片也有自己的位 宽，即每个传输周期能提供的数据量理论上，完全可以做出一个位宽为64bit的芯片来 满足P-Bank的需要，但这对技术的要求很高，在成本和实用性方面也都处于劣势所以芯 片的位宽一般都较小台式机市场所用的SDRAM芯片位宽最高也就是16bit,常见的则是 8bit这样，为了组成P-Bank所需的位宽，就需要多颗芯片并联工作对于16bit芯片， 需要4颗（4X16bit=64bit）对于8bit芯片，则就需要8颗了以上就是芯片位宽、芯 片数量与P-Bank的关系P-Bank其实就是一组内存芯片的集合，这个集合的容量不限， 但这个集合的总位宽必须与CPU数据位宽相符随着计算机应用的发展，一个系统只有一 个P-Bank已经不能满足容量的需要所以，芯片组开始可以支持多个P-Bank, —次选择 一个P-Bank工作，这就有了芯片组支持多少（物理）Bank的说法而在In tel的定义 中，则称P-Bank为行（Row），比如845G芯片组支持4个行，也就是说它支持4个P-Bank。
另外，在一些文档中，也把P-Bank称为Rank （列）回到开头的话题，DIMM是 SDRAM集合形式的最终体现，每个DIMM至少包含一个P-Bank的芯片集合在目前的DIMM 标准中，每个模组最多可以包含两个P-Bank的内存芯片集合，虽然理论上完全可以在一个 DIMM上支持多个P-Bank，比如SDRAM DIMM就有4个芯片选择信号（Chip Select,简称片 选或CS），理论上可以控制4个P-Bank的芯片集合只是由于某种原因而没有这么去 做比如设计难度、制造成本、芯片组的配合等至于DIMM的面数与P-Bank数量的关 系，在2001年2月的专题中已经明确了，面数^P-Bank数，只有在知道芯片位宽的情况 下，才能确定P-Bank的数量，大度256MB内存就是明显一例，而这种情况在Registered 模组中非常普遍有关内存模组的设计，将在后面的相关章节中继续探讨二、SDRAM内存芯片的内部结构1、逻辑Bank与芯片位宽讲完SDRAM的外在形式，就该深入了解SDRAM的内部结构了这里主要的概念就是逻辑 Bank简单地说，SDRAM的内部是一个存储阵列因为如果是管道式存储（就如排队买 票），就很难做到随机访问了。
阵列就如同表格一样，将数据“填”进去，你可以它想象成一张表格和表格的检索原理 一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的 单元格，这就是内存芯片寻址的基本原理对于内存，这个单元格可称为存储单元那么这 个表格（存储阵列）叫什么呢？它就是逻辑Bank （Logical Bank，下文简称L-Bank）由 于技术、成本等原因，不可能只做一个全容量的L-Bank，而且最重要的是，由于SDRAM的 工作原理限制，单一的L-Bank将会造成非常严重的寻址冲突，大幅降低内存效率（在后文 中将详细讲述）所以人们在SDRAM内部分割成多个L-Bank，较早以前是两个，目前基本 都是4个，这也是SDRAM规范中的最高L-Bank数量到了 RDRAM则最多达到了 32个，在 最新DDRTI的标准中，L-Bank的数量也提高到了 8个这样，在进行寻址时就要先确定是 哪个L-Bank，然后再在这个选定的L-Bank中选择相应的行与列进行寻址可见对内存的 访问，一次只能是一个L-Bank工作，而每次与北桥交换的数据就是L-Bank存储阵列中一 个“存储单元”的容量在某些厂商的表述中，将L-Bank中的存储单元称为Word （此处 代表位的集合而不是字节的集合）。
L-Bank 存储阵列示意图从前文可知，SDRAM内存芯片一次传输率的数据量就是芯片位宽，那么这个存储单元的容 量就是芯片的位宽（也是L-Bank的位宽），但要注意，这种关系也仅对SDRAM有效，原因 将在下文中说明2、 内存芯片的容量现在我们应该清楚内存芯片的基本组织结构了那么内存的容量怎么计算呢？显然，内存 芯片的容量就是所有L-Bank中的存储单元的容量总合计算有多少个存储单元和计算表格 中的单元数量的方法一样：存储单元数量=行数X列数（得到一个L-Bank的存储单元数量）XL-Bank的数量在很多内存产品介绍文档中，都会用MXW的方式来表示芯片的容量（或者说是芯片的规格 /组织结构）M是该芯片中存储单元的总数，单位是兆（英文简写 M,精确值是 1048576，而不是1000000）, W代表每个存储单元的容量，也就是 SDRAM芯片的位宽（Width），单位是bit计算出来的芯片容量也是以bit为单位，但用户可以采用除以8 的方法换算为字节（Byte）比如8MX8，这是一个8bit位宽芯片，有8M个存储单元， 总容量是64Mbit （8MB）不过，MXW是最简单的表示方法下图则是某公司对自己内存芯片的容量表示方法，这可 以说是最正规的形式之一。
业界正规的内存芯片容量表示方法我们可以计算一下，结果可以发现这三个规格的容量都是128Mbits,只是由于位宽的变化 引起了存储单元的数量变化从这个例子就也可以看出，在相同的总容量下，位宽可以采 用多种不同的设计3、 与芯片位宽相关的 DIMM 设计为什么在相同的总容量下，位宽会有多种不同的设计呢？这主要是为了满足不同领域的需 要现在大家已经知道 P-Bank 的位宽是固定的，也就是说当芯片位宽确定下来后，一个 P-Bank 中芯片的个数也就自然确定了，而前文讲过 P-Bank 对芯片集合的位宽有要求，对 芯片集合的容量则没有任何限制高位宽的芯片可以让DIMM的设计简单一些（因为所用的 芯片少），但在芯片容量相同时，这种DIMM的容量就肯定比不上采用低位宽芯片的模组， 因为后者在一个P-Bank中可以容纳更多的芯片比如上文中那个内存芯片容量标识图，容 量都是128Mbit,合16MB如果DIMM采用双P-Bank+16bit芯片设计，那么只能容纳8颗 芯片，计128MB但如果采用4bit位宽芯片，则可容纳32颗芯片，计512MBDIMM容量 前后相差出4倍，可见芯片位宽对DIMM设计的重要性。
因此，8bit位宽芯片是桌面台式 机上容量与成本之间平衡性较好的选择，所以在市场上也最为普及，而高于 16bit 位宽的 芯片一般用在需要更大位宽的场合，如显卡等，至于4bit位宽芯片很明显非常适用于大容 量内存应用领域，基本不会在标准的Unbuffered模组设计中出现三、SDRAM的引脚与封装内存芯片要想工作，必须要与内存控制器有所联系，同时对于一个电气元件，电源供应也 是必不可少的，而且数据的传输要有一个时钟作为触发参考因此，SDRAM在封装时就要 留出相应的引脚以供使用电源与时钟的引脚就不必多说了，现在我们可以想象一下，至 少应该有哪些控制引脚呢？我们从内存寻址的步骤缕下来就基本明白了，从中我们也就能了解内存工作的大体情况 这里需要说明的是，与DIMM 一样，SDRAM有着自己的业界设计规范，在一个容量标准下， SDRAM的引脚/信号标准不能只考虑一种位宽的设计，而是要顾及多种位宽，然后尽量给出 一个通用的标准，小位宽的芯片也许会空出一些引脚，但高位宽的芯片可能就全部用上 了不过容量不同时，设计标准也会有所不同，一般的容量越小的芯片所需要的引脚也就 越小1、 首先，我们知道内存控制器要先确定一个P-Bank的芯片集合，然后才对这集合中的 芯片进行寻址操作。
因此要有一个片选的信号，它一次选择一个P-Bank的芯片集（根据位 宽的不同，数量也不同）被选中的芯片将同时接收或读取数据，所以要有一个片选信 号2、 接下来是对所有被选中的芯片进行统一的L-Bank的寻址，目前SDRAM中L-Bank的数 量最高为4个，所以需要两个L-Bank地址信号（22=4）3、 最后就是对被选中的芯片进行统一的行/列（存储单元）寻址地址线数量要根据芯 片的组织结构分别设计了但在相同容量下，行数不变，只有列数会根据位宽的而变化， 位宽越大，列数越少，因为所需的存储单元减少了4、 找到了存储单元后，被选中的芯片就要进行统一的数据传输，那么肯定要有与位宽相 同数量的数据I/O通道才行，所以肯定要有相应数量的数据线引脚现在我们就基本知道了内存芯片的一些信号引脚，下图就曰_.是一个简单的SDRA M示意图，大家可以详细看看图注：128Mbit芯片不同位宽的引脚图(NC代表未使用，-表示与内侧位宽设计相同) 根据SDRAM的官方规范，台式机上所用的SDRAM在不同容量下的各种位宽封装标准如下：四、SDRAM的内部基本操作与工作时序上文我们已经了解了 SDRAM所用到的基本信号线路，下面就看看它们在SDRAM芯片内部是 怎么“布置”的，并从这里开始深入了解内存的基本操作与过程，在这一节中我们将接触 到有天书之称的时序图，但不要害怕，根据文中的指导慢慢理解，您肯定可以看懂它。
首 先，我们先认识一下SDRAM的内部结构，然后再开始具体的讲述128Mbit (32MX4) SDRAM 内部结构图1、 芯片初始化可能很多人都想象不到，在SDRAM芯片内部还有一个逻辑控制单元，并且有一个模式寄存 器为其提供控制参数因此，每次开机时SDRAM都要先对这个控制逻辑核心进行初始化 有关预充电和刷新的含义在下文有讲述，关键的阶段就在于模式寄存器( MR, Mode Regis ter)的设置，简称MRS (MR Set),这一工作由北桥芯片在BIOS的控制下进行，寄 存器的信息由地址线来提供SDRAM在开机时的初始化过程SDRAM模式寄存器所控制的操作参数：地址线提供不同的0/1信号来获得不同的参数在 设置到MR之后，就开始了进入正常的工作状态，图中相关参数将结合下文具体讲述2、 行有效初始化完成后，要想对一个L-Bank中的阵列进行寻址，首先就要确定行(Row)，使之处 于活动状态(Active)，然后再确定列虽然之前要进行片选和L-Bank的定址，但它们与 行有效可以同时进行。