kp u Ul计算机组成原理任了果教师：石 靠 教 授郑 州 大 学 信 裒 工 程 学 院 计 算 机 系Email:http:/ s教材白中英，计算机组成原理第四版立体化教材，科学出版社，2008参考书石 磊，计算机组成原理.第2版，清华大学出版社,2006 钱晓捷，计算机硬件技术基础，机械工业出版社，2010王 爱英，计算机组成与结构第3版，清华大学出版社，2001 白中英邙坚，计算机组织与结构网络版，科学 出 版 社,20032目录f tf t第一章计算机系统概论第二章 运算方法和运算器立 第三章内部存储器f t第四章指令系统f t 第五章中央处理机京 第六章总线系统以 第七章外围设备f t 第八章输入输出系统f t 第九章操作系统支持3第3章存储系统3.1 存储器概述3.2 随机读写存储器3.3只读存储器和闪速存储器3.4高速存储器3.5 cache存储器3.6虚拟存储器3.7存储保护3.1.1存储器分类按存储介质分半导体存储器：用半导体器件组成的存储器磁表面存储器：用磁性材料做成的存储器按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关 按存储器的读写功能分:ROM,RAM 按信息的可保存性分:非永久记忆，永久记忆才按在计算机系统中的作用分:主存、辅存、高速缓存、控制存储器3.1.2存储器的分级结构示意图寄存器么9T区 刀 队 任 佼4口 W R单位价格减少存取时间增加容量增加处理器存取频度减少计算机组成原理6（存储访问的局部性原理 一、分级结构解决存储器件的容量、速度和价格矛盾出色效率来源于存储器访问的局部性原理：处理器访问存储器时，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中空间局部：紧邻被访问单元的地方也将被访问时间局部：刚被访问的单元很快将再次被访问程序运行过程中，绝大多数情况都能够直接从快速的存储器中获取指令和读写数据；当需要从慢速的下层存储器获取指令或数据时，每次都将一个程序段或一个较大数据块读入上层存储器，后续操作就可以直接访问快速的上层存储器计算机组成原理73.1.3主存储器的技术指标存 储容量主存存储容量：以字节B(B y te)为基本单位半导体存储器芯片：以位b(B it)为基本单位存储容量以21。
1024规律表达KB,M B,GB和TB厂商常以103=io规桎表达就，M B,GB和TB存 取 时 间(访 问 时 间)发出读/写命令到数据传输操作完成所经历的时间存取周期两次存储器访问所允许的最小时间间隔存取周期大于等于存取时间存储器带宽(数据传输速率)单位时间里存储器所存取的信息量计算机组成原理8（3.2随机读写存储器SR A M （静态R A M：St at i c R A M）以触发器为基本存储单元不需要额外的刷新电路速度快，但集成度低，功耗和价格较高D R A M （动态R A M：D y n am i c R A M）以单个M O S管为基本存储单元要不断进行刷新（R e f r e s h）操作集成度高、价格低、功耗小，但速度较SR A M 慢N VR A M （非易失R A M：N o n-Vo l at i l e R A M）带有后备电池的SR A M 芯片I 断电后由电池维持供电计算机组成原理93.2.1 SRAM存储器6个开关管组成一个存储元，存储一位信息N(=1/4/8/16/32)个存储元组成一个存储单元存储器芯片的大量存储单元构成存储体存储器芯片结构：存储单元数X每个存储单元的数据位数=2MXN=芯片的存储容量M=芯片地址线的个数N=数据线的个数举 例存储结构2K X 816K位存储容量11个地址引脚8个数据引脚计算机组成原理10、6264 SRAM芯片28脚双列直插(DIP)芯片容量：64K位存储结构：8KX813个地址线A12 A08个数据线D7 DO控制引脚片选：CS1*,CS2读控制：0E*写控制：W E*无连接NCNC 1 j28 +5VA12 一227 WEA7326 CS2A6425A2A5524A9A4623 _ A llA3 722 OEA2 一821一A10A1 一920 CS1A0 一1019 D7DO 1118 D6D1 1217 D5D2,1316 D4GND 1415 D3计算机组成原理（SRAM的控制信号 片 选（CS*或CE*）片选有效，才可以对芯片进行读/写操作无效时，数据引脚呈现高阻状态，并可降低功耗 读 控 制（0E*）芯片被选中有效，数据输出到数据引脚对应存储器读MEMR*写 控 制（WE*）芯片被选中的前提下，若有效，将数据写入对应存储器写MEMW*e SRAM 2114计算机组成原理12计算机组成原理13（静态MOS存储器、基本存储元一6管静态M O S存储元B、存储元的工作原理写操作。
在字线上加一个正电压的字脉冲，使I 2、丁乙管导通若要写“0”，无论该位存储元电路原存何种状态，在需使写“0”的位线BS电压降为地电位（加负电压的位脉冲），经导 通 的 管，迫使节点A的电位等于地电位，就能使T 1管截止而T写入1,只需使写1的位线BS1降为地电位,经导通的丁3管传给节点B,迫使 管截止而岂管导通写入过程是字线上的字脉冲和位线上的位脉冲相重合的操作过程计算机组成原理14（静态MOS存储器靠本存储元一6管静态M O S存储元B、存储元的工作原理读操作只需字线上加高电位的字脉冲，使 巳、T.管导通，把节点A、B分别连到位线若 该 位 存 储 电 路 盗 存，节点A是低电位，经一外加负载而接在位线B S跟上的外加电源，就会产生一个流入BS线的小电流（流向节点A经T导通管入地）0”位缎上BS就从平时的高电位V下降巳个很小的电压，经差动放大器娥测出“0 ”信号若该位原存“1”，就会在“1”位线BS工中流入电流，在BS1位线上产生电压降，经差动放大器检测出读“1”信号读出过程中，位线变成了读出线读取信息不影响触发器原来状态，故读出是非破坏性的读出若字线不加正脉冲，说明此存储元没有选中，L 管截止,A、B结点与位/读出线隔离，存储元存储并保宿原存蓿息。
计算机组成原理15计算机组成原理（静态M O S存储器 基本存储兀一8年A、目的：地:线B、实现：需一对地址选择控基本存储元一6年8管M O S存储元改择控制管T&、L址译码选蜂，因通，只有X选择图1_芋静态M O S存储兀此的双重译码选择，字线分为X选择线与Y选择要在6管M O S存储元的A、B节点与位线上再加制管丁7、T8,形成了8管M O S存储元芋双向选择M O S存储元:进：在纵向一列上的6管存储元共用一对Y选 这样存储体管子增加不多，但仍是双向地1为对Y选择线选中的一列只是一对控制管接后也被选中，该位才被重合选中 J16静态M O S存储器X选择线8管MOS存储电路X选择线计算机组成原理(静态MOS存储器RAM结构与地址译码字结构或单译码方式(1)结构：(A)存储容量M=W 行X b 列；(B)阵列的每一行对应一个字，有一根公用的字选择线W；(0每一列对应字线中的一位，有两根公用的位线B S与B S iD)存储器的地址不分组，只用一组地址译码器2)字结构是2 度存储器：只需使用具有两个功能端的基本存储电路：字线和位线(3)优点：结构简单，速度快：适用于小容量M(4)缺点：外围电路多、成本昂贵，结构不合理结构。
计算机组成原理18静态M O S存储器1A,BS地址读选通FFFFFF16选1地址译码器BS|写选通字结构或单译码方式的RAM计算机组成原理19(静态MOS存储器 R A M结构与地址译码一位结构或双译码方式(1)结构：(A)容量：N (字)X b (位)的RA M,把每个字的同一位组织在一个存储片上，每片是N X 1；再把b片并列连接，组成一个N X b 的存储体，就构成一个位结构的存储器B)在每一个N X 1 存储片中，字数N被当作基本存储电路的个数若把N=2n个基本存储电路排列成此行与小列的存储阵列，把C P U 送来的n位选择地址按行和列两个方向划分成 和n；两组，经行和列方向译码器,分别选择驱动行线X与列线Y o(0采用双译码结构，可以减少选择线的数目2)三度存储器：三个功能端(3)优：驱动电路节省，结构合理，适用于大容量存储器计算机组成原理20静态M O S存储器1,64XIX64X地址译码64,1,尸 64,64.I/OY1 Y64Y地址译码A6 A7 A8 A9 A10 All位结构双译码方式的RAM21计算机组成原理静态M OS存储器RAM结构与地址译码一字段结构(1)结构：(A)存储容量W(字)X B (位)，W b：分段W。
W/S)X S b P(B)字线分为两维结构：(C)位线有S b对(D)双地址译码器(2)三度结构(3)优：对字结构存储器的改进与提高，结构合理，适用于大容量存储器计算机组成原理22静态M O S存储器字段结构RAM计算机组成原理23静态M O S存储器用静态M O S 存储片组成RA M 位扩展法:例如：用8Kxi的RA M 存储芯片，组成8 K X 8 位的存储器，按8 位=腾 露 蠢 替 熊 翻 需 要 的 芯 片 数共需8片每一芯片的数据线 字扩展法：字扩展：字向扩展而位数不变，将芯片的地址线、数据线、读写控制线并联，而由片选信号来区分各片地址例如：用16 k义8位的芯片采用字扩展法组成6 4 k义8位的存储器：4 个芯片地址分配：地址总线低位地址AQAIS与各芯片的14 位地址端相连，而高两位的地址A 1,、A s经2：4 译码盛和4 平芯片的片选端C E 相连计算机组成原理24(静态M O S存储器用静态M O S 存储片组成RA M字位同时扩展法：一个存储器的容量假定为M X N位，若使用I X k位的芯片(l M,k-K.BE xBEzBE 3MAmMABICASD-CASJR AS)TVIAEM人 工WRuWRiRASiC ASi-CAS?设 置方 式控 制信 号RASiRASbCASB-CASHCASiz-CASiiDR AM xg3.2.4 高性能的主存储器1.E D R A M 芯片E D R A M 芯片又称增强型D R A M 芯片，它在D R A M 芯片上集成了一个S R A M 实现的小容量高速缓冲存储器，从而使D R A M 芯片的性能得到显著改进2.E D R A M 内存条一片E D R A M 的容量为1M X 4 位，8 片这样的芯片（位扩展）可组成1M X 3 2 位的存储模块。
当某模块被选中，此模块的8 个E D R A M 芯片同时动作，8 个4 位数据端D D 3 D O 同时与3 2 位数据总线交换数据，完成一次3 2 位字的存取（高性能DRAMFPM DRAM（快页方式DRAM）同一行的传送仅改变列地址页内访问速度加快EDO DRAM（扩展数据输出DRAM）数据输出有效时间加长（扩展）SDRAM（同步DRAM）公共的系统时钟，没有等待状态支持猝发传送，内部采用交叉存储DDR DRAM（双速率DRAM）同步时钟前沿和后沿各进行一次数据传送RDRAM（Rambus DRAM）R a m b u s公司专利技术，全新设计计算机组成原理54PC机最低1MB主存示意图系统RAM区地址最低端I由DOS进行噌显示RAM区128 KB主存经显示RAM区 方扩展ROM区I/O接口电品系统ROM区ROM-BIOS程JF F F F F F F F H00100000H000E 0000H000C 0000H000A 0000H00000000H复制R O M、八 HMA（6 4 K B）系统R O M12 8 K B*PC/XT主存(1MB)rr扩展R O M12 8 K B显示R A M12 8 K B系统R A M6 4 0K B计算机组成原理相关信息在D O S 下，系统中存。