单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,,,*,,,1.对应于图（a）（b）所示的各种情况，分别画出输出,Y,的波形2.按照要求化简用布尔代数,用卡诺图,3．试分析如图所示电路的逻辑功能，写出输出函数,Y,的表达式1,,1.对应于图（a）（b）所示的各种情况，分别画出输出Y的波形,4,．试用四选一数据选择器产生逻辑函数仅限用该数据选择器,若干和逻辑门若干）,（,1,）,Y,=,A,B,,（,2,）,Y,=,,（,3,）,Y,=,,5.根据图中所示电路和波形，画出,Q,和,D,端的波形设,Q,的初态为02,,4．试用四选一数据选择器产生逻辑函数仅限用该数据选择器B,,1.,2.,,,3,,1.2.3,3.,,,4.,,,4,,3.4.4,,0,0,,5,,005,,6,,6,2．设计一个半加器电路（要求：列出真值表，写出逻辑式，画出逻辑电路）1．写出图（a）、图（b）电路的逻辑函数表达式，并将结果化为最简与或表达式的形式7,,2．设计一个半加器电路（要求：列出真值表，写出逻辑式，画出逻,3．试分析图中所示计数器电路1）写出驱动方程和状态方程；,（2）假设初始状态,Q,2,Q,1,Q,0=000，试画出状态转换图，并判断它是几进制计数器；,（3）判断能否自启动。
4．由TTL与非门和二极管D组成的施密特触发器电路如图所示，已知与非门输出的高、低电平为,V,OH,，,V,OL,，阈值电压为,V,T，二极管的导通电压为,V,D,试写出电路的正、负触发电压,V,T+、,V,T－和回差电压,△V,的计算公式8,,3．试分析图中所示计数器电路4．由TTL与非门和二极管D组,5．如图所示的无符号8位二进制码DAC，当输入的二进制码,d,7,d,6,d,5,d,4,d,3,d,2,d,1,d,0=100000 00时，试求输出的电压,v,O,6.分析如图所示由555定时器构成的多谐振荡器1)若R1=20K，R2=10K，C=2000pF，计算其振荡周期；,2)若要产生占空比为50%的方波，R1和R2的关系如何？,,,9,,5．如图所示的无符号8位二进制码DAC，当输入的二进制码d7,,1.,,2.,,,,,10,,1.2.10,3.,（1）驱动方程：,,,,状态方程：,,,,时钟方程：,,,,（2）状态转换图,,五进制计数器,（3）能够自启动11,,3.（1）驱动方程： 状态方程： 时钟方程： （2）状态转,解：由于,△V,=,V,T+,－,V,T,－,稳态1：当,v,I,= 0,时，门G,1,输出高电平，门G,2,输出低电平，,V,O,= 0,稳态2：随,v,I,上升，,v,A,也上升，当,v,A,升至,V,T,时，G,1,开，门G,1,输出低电平，G,2,关，,,V,O,= 1,为电路稳态2。
在,v,A,=,V,T,瞬间，输入电压,v,I,应为,v,I,=,I,R1,R,1,+,V,D,+,v,A,因,v,A,接近,V,T,时，流入G,1,门的电流,I,IH,很小，所以,I,R1,,≈,I,R2,而,,则可得,v,I,继续上升，,V,O,状态不受影响而当,v,I,下降至接近,V,T,时，G,1,门关，G,2,门开，,V,O,返回稳态1为0的状态由此得,V,T,－,值应为,V,T,－,=,V,T,回差电压,△V,的计算公式,,,12,,解：由于 △V = VT+－VT－ 则可得,5.,6.,=41.59kHz,,13,,5.6.=41.59kHz13,1.,,十进制计数器74160构成的计数器电路如图所示，试分析该电路是几进制计数器，画出状态转换图74160的功能表见下表14,,1. 十进制计数器74160构成的计数器电路如图所示，试分,7进制加法计数器,,15,,7进制加法计数器 15,,2．试分析图中电路1）写出驱动方程和状态方程；,（2）假设初始状态,Q,2,Q,1=00，试画出状态转换图;,（3）分析电路功能cp,,16,,2．试分析图中电路cp16,0 0 x,↓,0 1,0 1,↓,,↓,1 0,1 0 x,↓,1 1,1 1,↓,,↓,0 0,现态 时钟 次态,Q,2,Q,1,C,2,C,1,Q,2,(n+1),Q,1,(n+1),异步4进制加计数器,,,,,,,,,,,,00,,,01,,,10,,,11,,,,,,,,,,,,,,,17,,0 0 x ↓ 0,0 0 x,↓,0 1 0,0 1,↓,,↓,1 1 0,1 0 x,↓,1 0 0,1 1,↓,,↓,0 0 1,现态 时钟 次态 输出,Q,2,Q,1,C,2,C,1,Q,2,(n+1),Q,1,(n+1),Z,异步3进制加计数器，不能自启动,,,,,,,,,,00,,,01,,,11,,,10,,,/0,,,/0,,/1,,,/0,,18,,0 0 x ↓ 0,,3.已知四位二进制同步可逆计数器T4193。
用其构成模11减法计数器和模10加法计数器 Q,A,Q,B,Q,C,Q,D,CP,D,CP,U,T4193,LD A B C D,Q,CB,Q,CC,C,r,引脚名称,功能,输入端,C,r,LD,D、C、B、A,CPU,CPD,异步清零,异步预置,预置初始值,累加计数脉冲,累减计数脉冲,输出端,Q,D,Q,C,Q,B,Q,A,Q,CB,Q,CC,计数值,进位输出,借位输出,逻辑图,引脚功能表,,19,,3.已知四位二进制同步可逆计数器T4193QAQB QCQ,,Q,A,Q,B,Q,C,Q,D,CP,D,CP,U,T4193,LD A B C D,Q,CB,Q,CC,C,r,1,1,CP,,&,,Q,A,Q,B,Q,C,Q,D,CP,D,CP,U,T4193,LD A B C D,Q,CB,Q,CC,C,r,1 1 1 1,1,CP,,≥,1,,&,0,起始置位,,20,,QAQB QCQDCPDCPUT4193LD A B,4.用D触发器作为存储元件设计一个模5计数器该计数器在X控制下实现加1、加2计数器当X=0时，计数规律为000—001—010—011—100—000；当X=1时，计数规律为000—010—100—001—011—000。
要求：（1）画出状态转移真值表（即激励表）（2）写出激励方程（3）检查能否自启动，并画出逻辑图21,,4.用D触发器作为存储元件设计一个模5计数器该计数器在X控,0 0 0 0 0 0 1,0 0 0 1 0 1 0,0 0 1 0 0 1 1,0 0 1 1 1 0 0,0 1 0 0 0 0 0,输入 现态 次态,x y,2,y,1,y,0,y,2,(n+1),y,1,(n+1),y,0,(n+1),1 0 0 0 0 1 0,1 0 1 0 1 0 0,1 1 0 0 0 0 1,1 0 0 1 0 1 1,1 0 1 1 0 0 0,X,y,2,y,1,y,0,00,00,01,01,11,10,0,0,0,0,0,x,0,x,11,10,1,x,x,0,0,x,x,1,,22,,0 0 0 0 0 0,X,y,2,y,1,y,0,00,00,01,01,11,10,0,0,1,0,1,x,1,x,11,10,0,x,x,0,1,x,x,0,X,y,2,y,1,y,0,00,00,01,01,11,10,1,0,0,1,0,x,1,x,11,10,0,x,x,0,1,x,x,0,,23,,Xy2y1y000000101111000101x1x111,0 1 0 1 0 1 0,0 1 1 0 0 1 0,0 1 1 1 1 0 0,输入 现态 次态,x y,2,y,1,y,0,y,2,(n+1),y,1,(n+1),y,0,(n+1),1 1 0 1 0 1 1,1 1 1 0 1 0 1,1 1 1 1 0 0 1,可以自启动。
24,,0 1 0 1 0 1,1.数制转换1）将(2FC.5),16,和(1011011.11),2,转换为十进制数；,2）将(46.0625),10,转换为二进制和十六进制数2.求图所示电路中,F,的逻辑表达式，化简成最简与或式，列出真值表，分析其逻辑功能，设计出全部改用与非门实现这一逻辑功能的电路,,,25,,1.数制转换2.求图所示电路中F 的逻辑表达式，化简成最简,1.(2FC.5),16,=(764.3125),10,(1011011.11),2,=(91.75),10,(46.0625),10,=(101110.0001),2,=(2E.1),16,2.,,26,,1.(2FC.5)16=(764.3125)10,,27,,27,3.利用3线-8线译码器电路，设计一个路灯控制电路要求由四个开关在不同的地方都能控制路灯的亮和灭，当一个开关动作后灯亮，另一个开关动作后灯灭4.画出把64×2 RAM扩展成256×2 RAM的连接图，并说明各片RAM地址范围5.四位逐次比较A/D转换器中，若,V,ref = 10 V，,V,in = 8.26 V，求输出数字量。
28,,3.利用3线-8线译码器电路，设计一个路灯控制电路要求由四,3.,,29,,3.29,,30,,30,4.,,31,,4.31,,,,结果,,第一次,5,5 < 8.26 ，5保留,1,第二次,再加2.5,7.5 <8.26 ，2.5保留,1,第三次,再加1.25,8.75 >8.26 ， 1.25撤除,0,第四次,再加0.625,8.125 < 8.26 ， 0.625保留,1,5.,,32,,结果 第一次55 < 8.,6.电路及输入波形,Vi,如图所示，Vcc=12V对应,Vi,画出,Q,1、,Q,2波形33,,6.电路及输入波形Vi如图所示，Vcc=12V对应Vi画出,,34,,34,,35,,35,。