用下降沿触发的JK-FF组成四位同步、异步加计数器数字电子技术课程实践项目《电子技术基础 数字部分》用下降沿触发的JK-成四位同步加计数器、异步加计数器计数器是时序电路也是数字系统中使用最多的电路形式，分类的方法也较多 按计数脉冲触发方式可分为同步和异步两大类;按计数制分类分为二进制、非二进 制（包括十进制及其他任意进制）两类;按计数过程中的数值的增减分类可分为加 法、减法、可逆计数器这些分类又交叉重叠，因而计数器的种类名称较多计数 器不仅用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以 及进行数字运算等等一、同步加计数器:1. 输出方程:Co,Q4Q3Q2Q12. 状态表二进制数 十进 二进制数 十进CP制数CP制数 334214210 0 0 00 0 9 1 0 0 1 9 1 0 0 0 1 1 10 1 0 1 0 10 2 0 0 1 0 2 11 1 0 1 1 11 3 00 1 1 3 12 1 1 0 0 12 4 0 1 0 0 4 13 1 1 0 1 13 5 0 1 0 1 5 14 1 1 1 014 6 0 1 1 0 6 15 1 1 1 1 15 7 0 1 1 1 7 16 0 0 0 0 0 8 1 0 0 0 83. 驱动方程:JK1,1,1nJKQ22,,1nnJK33,,21nnnJ4K4Q,,3214. 状态方程:n, lnnQ,JQ, KQ JK触发器特征方程：;将驱动方程代入状态方程可得:1n,nnnQ,JQ,KQ,Q1111111n,nnnnnnQ,JQ,KQ,,222221212 1n,nnnnnnnnQ,JQ,KQ,Q,Q33333123123n,1nnnnnnnnnnQ,JQ,KQ,,4444412341234《电子技术基础 数字部分》5. 将状态方程来推导出真值表。
计数初 态次态 输出 脉冲nn, lnnnn. In, In, 1序号Co334214210 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 2 0 0 1 0 0 0 1 1 0 3 0 0 10 6 0 1 1 0 0 1 1 1 01 0 1 0 0 10 1 0 1 0 113 1 1 0 1 1 1 1 0 00 1 0 0 0 4 0 1 0 0 0 1 0 1 00 1 1 1 1 0 0 0 0 8 1 0 0 0 11 1 0 11 1 0 1 1 1 1 0 0 0 1214 1 1 1 0 1 1 1 1 0 15 1 1 1 16.理论状态图《电子技术基础 数字部分》7.理论状态转移图11114)U10t D1O14)DUOO11L1KB8.EWB 上的电路图9.仿真结果fij Logic Analyzer* ”iwviruuiR wuwuuwuirLnnjL・f k R卜r J,, n a ■-i VStop”■ IBI ■ 1 1 1ClodiJ Der di'ii^fion ■■:訥 SUQ口 ms7B.700Q ms? 800 1- ■l 11 "J •pKiDoeikJet..fintrfiJl Ci'jah fivirT叫样OuUiriEir二、异步加计数器递增计数器就是每输入一个脉冲就进行一次加 1 运算，而二进制计数是输入脉 冲个数与自然二进制数有对应关系。
异步计数器是在做加 1 计数时是采取从低位到 高位逐位进位的方式工作的因此其中的各个触发器不是同步翻转的按照二进制 加法计数规则，每一位如果已经是 1，则再计入 1 时应变为 0，同时向高位发出进 位信号，使高位翻转若使用下降沿动作的触发器（此时该触发器应接成计数状 态，例如JK触发器使J=K=1）组成计数器，只要将低位触发器的Q端接到高位触发 器的时钟输入端即可当低位由时，Q端的下降沿正好可以作为高位的时钟信号 CP那么一个四位异步递增二进制计数器就如下图：F3皿:0060 0041异步4 位二进制加法计数器状态转移表EWB 中的电路图:电子技术基础 数字部分》实验结果ruu-irLrLrLWLrLrHmrLiTn n j.Lru-lltl-Tl丄1i _. _ . i i . i五 mdcjnjS«.ItT772-T1dwlff p< d!4«lcrr 匝 如k諭*rml OwjiiTldr -Trijjflr沁… turtflarI*1" 1.■ Lc^iC电子技术基础 数字部分》。