典型封装器件块模拟导热系数设定1.ChipArray=0.12.FC CBGA=33.FC PBGA=34.LQFP=15.MQFP=16.TQFP=17.QFN=148.SOIC_SOP_SO=19.SSOP=110.TSSOP=111. TO220=2012.TO263=2013. PLCC=1,QFN封装模型的建立,Exposed Pad=390,主要用于替换引脚数小于80的引线装芯片 (主要是 TSOP and TSSOP) 尺寸较小，同时相对于TSOP/TSSOP散热性能好Theta-JA 通常只有 TSSOP芯片的一半左右 主要传热路径：Die Die Attach Pad Exposed Pad PCB次要传热路径：Lead(最好各个管脚单独建出)PCB板下(Exposed Pad下方)通常添加热过孔以加强散热Mold/Encapsulant（封装材料）=0.68Die（晶圆）=silicon纯硅Die Attach（粘合Die和Die Pad/Die Flag的材料）=2.5Die Pad/Die Flag（晶圆安装盘）=390纯铜Exposed Pad（裸露焊盘）=390纯铜Solder（焊球）=50Bondwires（焊线）=0.68/26Internal Leads（内部引脚）=50Thermal Land（热焊盘）=262Thermal Vias（热过孔）=121.1,主要类型的PBGA封装,Wire-Bonded PBGA (Die-up),BT Dielectric=0.2,Thermal Vias=164,Solder Balls (37Pb/63Sn)=50,,,,,,,,,,,,,,,,,,,,,,,,Epoxy-based Encapsulant=0.68,,Silicon Die,Die Attach=1-3 & Solder Mask=0.15,,Gold Bond Wires=0.68/110,Cu Traces=77.16,,,,,,,,,Power & Ground Planes,,,,Bottom Spreader=38.68,,,,Die Flag,,,,,,,Signal Vias,,,,,最主流的PBGA封装，相对成熟的加工技术，可处理5W以上热耗。
Fine-Pitch BGA,由die-up PBGA变化而来别名: FSBGA, ChipArrayTM焊球间隙较小可归类为 Near-CSP建模也较困难焊球间隙典型值为1mm，0.8mm，0.65mm，0.5mm，0.4mm经常缺少明显可见，比Die尺寸大的Die Pad，因为Die大小与封装大小相近基片(substrate)中每个信号过孔都必须单独建出；在FLOPACK中，别名ChipArrayTM,Die-down PBGA,1) 最常见的Die-down PBGA芯片为Amkor 公司的SuperBGATM ,但是 SuperBGA中无上图结构中的加强环(Stiffener Ring)， 2) Spreader(铜合金)可直接与散热器相连，良好的散热性能，可处理功耗8-10W 3) 如无加强环(Stiffener Ring)，则塑料基片与Spreader直接相连Flip-Chip PBGA,1) 因电气性能良好，应用越来越广泛 2)因布线考虑，很难在Die下方布热过孔，故信号过孔会对散热有较大影响 3) 基片(substrate)复杂，一般中间层为BT层，两边另附有其它层。
Flip-Chip PBGA的散热加强手段,,,Gap Grease =3.3,,,,Metal Lid=铝或铜,,Lid Attach=3.3,建模时需特别注意Cap/Lid Attach的厚度与材质，因为该类芯片功耗一般 较大，主要热阻的组成部分之一Attach即使有较小的误差，也会引起结温 和热阻值Theta-JC估计较大的误差Metal Cap =铝或铜,,Cap Adhesive =0.8,,Bumps =7,,Substrate基板 =4/20/20按整块建，没有建过孔、走线等,,Solder ball焊球 =16/0.0261/0.0261按整块建,Wire-Bonded CBGA,Flip-Chip CBGA,,Die,Underfill (typically epoxy based),,Ceramic substrate(Typically Alumina),,Solder Balls (typically 90Pb/10Sn),,,,,Traces(Tungsten or Molybdenum钨或钼),,,Flip-chip layer,Bare-Die,Caped,Plastic Quad Flat Pack (thin version called TQFP)常用于逻辑芯片, ASIC芯片, 显示芯片等封装外管脚(Lead), 表面贴装,PQFP封装模型的建立,无散热器时的主要散热路径The die and the die flagThe leadframe The board,PQFP封装优缺点?成熟的封装类型，可采用传统的加工方法；成本低廉；适用于中低功耗且中等数目I/O(50-300)，热阻高，不采用Heatslug等附加散热手段的条件下功耗很难突破2W管脚间距难以做得过小(难于小于0.4mm)，相对于BGA封装I/O 数目少．,SOP/TSOP封装模型的建立,部分芯片建模时可将各边管脚统一建立；管脚数较小应将各管脚单独建出.fused lead 一定要单独建出Tie bars 一般可以忽略.,,,,,Bond Wires=0.68/33,Die,Die Flag=158,,Leadframe=0.68/83,常规,Small Outline PackageLow profile version known as Thin Small Outline Package (TSOP)类似于 PQFP, 只是只有两边有管脚广泛应用于内存芯片常见的类型- 常规- Lead-on-Chip,,Encapsulant=0.68,CSP封装模型的建立,封装相对于Die尺寸不大于20%主要应用于内存芯片，应用越来越广泛尺寸小，同时由于信号传输距离短，电气性能好种类超过 40 种如封装尺寸相对于Die，大于20%但接近20%，则称为 Near-CSP,为早期的一种 CSP 设计常用于闪存芯片Traces 排布于聚酰亚胺的tape 层Die与Tape之间有专用的Elastomer采用引脚Lead将电信号由die传递至 traces焊球可较随意排布Die 可放在中心，也可以偏置主要传热路径： Die --> elastomer --> solder balls --> boardLead传导热量较少,很多情况下可忽略Elastomer导热能力差，为主要的散热瓶颈焊球要求单独建出Tape中Trace的传导较少,但是不能忽略Solder Ball也够成相对较小的热阻(相对于Elastomer),Micro-BGATM封装模型的建立,芯片的结构建模 Die,晶片(Dice)，表面附有集成电路通常为硅制，部份为砷化镓制(微波芯片或高速芯片)集成电路位于表面一侧的细节内，也可称 active surface,,通常可将Die表面视为均温(热测试芯片)；部分芯片Die表面温差可在10℃以上，FLOPACK可处理注意多核芯片现在越来越多了,芯片的结构建模 Die,芯片的结构建模 Die Pad,在塑料封装中Die通常位于一金属薄片上(Die Pad 或Die Flag)Die Pad通常为铜制，通常大于Die的尺寸能够起到良好的散热效果在部分的芯片当中，Die Pad有其它形状(X形或窗口形 PQFP)Die Pad最好单独建出，因为Die Pad与Leadframe或Trace间的间距够成明显的热阻一定要考虑热量在平面方向的热传递，否则热阻会增加15%,芯片的结构建模 Die Attach,建模的建议忽略其在平面方面的热传递，考虑其厚度方向的热阻建为 collapsed cuboid 或full cuboidDie Attach够成的热阻比较明显，尤其是金属或陶瓷的芯片(如带有Lid或Cap的Flip-Chip PBGA，TBGA)Die较小时，Die Attach也有相当的热阻,芯片的结构建模 Wire Bonds,陶瓷封装芯片中可忽略金属较少的塑料封装中导热量较大建议的建模方法建为各向导性的的立方体在某些电源芯片中，需详细建出(TO)热测试芯片Wire Bond较少，无法准确考虑其导热效果千万不要低估Wire Bond的传热能力，在一些芯片如(2-layer PBGA’s (die-up), PQFP)，其传热量有可能占到总功耗的15%,芯片的结构建模 Flip-Chip Bonding,倒装焊技术起源于 1960年IBM 公司 但从1980年以后才开始流行Die通过焊球(Ball)直接与基片(Substrate)相连通常不是常规的阵列排布倒装焊球常见的焊球材料: 37Pb/63Sn, 95Pb/5Sn常见的焊球直径太概为is ~ 3 mils,倒装焊的优势和劣势电气性能好I/O数高，因为采用面阵列CTE(热膨胀系数)不匹配是一个问题填充料(Underfill)的存在要求芯片不能返工 价格昂贵(相对于Wire Bond PBGA)建模方法热阻较小 ，但必须建出(尤其是陶瓷芯片)不考虑倒装层平面方向上的热扩散 作为 collapsed cuboid 建模，采用体积平均的热导系数,N,芯片的结构建模 倒装互联,,BGA 起源于1960年的IBM，1990年后起为主流球栅阵列(BGA)焊球可部分缺失很少采用填充料Underfill,Solder balls typically of 95Pb/5Sn or 37Pb/63Sn solder,,Peripheral Balls,,Central/Thermal Balls,芯片的结构建模 焊球(Solder Ball),采用焊球的优缺点I/O数高电性能良好 (自感较低)在回流焊接时可自动对齐，不良率低热膨胀系数(CTE)不匹配难以发现加工缺陷,每个焊球都可以单独建出,N,芯片的结构建模 焊球(Solder Ball),也可以折合成一块各向异性的立方块,通常由氧化铝制 (k = 20 W/mK)为了更好地散热,材料也有可能是 AlN 或 BeO (k ~ 200 W/mK)BeO 有毒，需特殊处理陶瓷各层叠放在一起，放于高温炉中烧制其中金属走线(traces)材料通常为钨或钼，对导热影响很小，可忽略建模时可将基片作为一整块建出热量主要通过焊球导向PCB板带有散热器的Capped C4/CBGA 芯片，通常一半以上的热量流向散热器,芯片的结构建模 陶瓷基片,建模较复杂电介质采用塑料层压 制品如(FR4,BT)，金 属铜走线,芯片的结构建模 有机基片,走线信号层或电源层\地层通常有机基片为二层板或四层板二层板通常只包括信号层四层板包括电源层或地层,将走线层定义为不同层不建议将整个基片都定义为一个立方体在每个走线层，热传导系数大小取决于含铜体积率,芯片的结构建模 有机基片,原用于增加PCB多层板的互联现也有于芯片内部有点过孔也有于加强散热 (热过孔),芯片的结构建模 过孔(Vias),过孔分类信号过孔热过孔单用于加强散热通常为通孔一般联接到热焊球上位于Die Pad正下方最好在Wire-Bond PBGA中，如Die Pad下方有热过孔，通常可忽略信号过孔的导热,。