9.4 计数器,分类：按时钟分：同步、异步 按计数过程中数字增减分：加、减和可逆 按计数器中的数字编码分：二进制、二-十进制和 循环码… 按计数容量分：十进制，六十进制…,用于计数、分频、定时、产生节拍脉冲等,一、同步计数器,1、同步二进制计数器,①同步二进制加法计数器,原理：在多位二进制数末位加1，只有当第i位以下皆为1时，第i位的状态才会改变由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：,保持 翻转,T触发器,该保持的触发器T=0 该翻转的触发器T=1,a.驱动方程,四位二进制加法计数器,b. 状态方程：,c.输出方程：,,e.状态转换图：,f.时序图：,,,,,,,,,,,,,,,,,g.逻辑功能:,(1)由于每输入16个CLK 脉冲触发器的状态一循环，并在输出端C产生一进位信号，故为16进制计数器若二进制数码的位数为n，而计数器的循环周期为2n，这样计数器又叫二进制计数器将计数器中能计到的最大数称为计数器的容量，为2n－1.,(2) 计数器有分频功能，也把它叫做分频器若CLK脉冲的频率为 f0 , 则由16进制计数器的时序图可知，输出端Q0、Q1、Q2、Q3的频率为f0 / 2、f0 / 4、f 0 / 8、f0 / 16.,四位二进制计数器74161,D0D1D2D3:预置数输入端,Q0Q1Q2Q3:计数输出端,CLK:时钟输入,RD:异步清零端,EP,ET:控制端,LD:同步预置数端,C:进位输出端,注：74161和74LS161只是内部电路结构有些区别。
74LS163也是4位二进制加法计数器，清零方式是同步清零,74163,异步置零：置零端有效时，触发器立即置零，不受时钟控制,同步置零：置零端有效时，要等到时钟信号到达才能置零,同步预置数：必须等到时钟信号到达才能置零,异步预置数：不需等待时钟信号,,②同步二进制减法计数器,原理：在多位二进制数末位减1，只有在第i位以下皆为0时，第i位才会翻转由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：,保持 翻转,T触发器,该保持的触发器T=0 该翻转的触发器T=1,,四位二进制减法计数器,③同步加减计数器,加/减计数器,,,加/减,,计数结果,加/减计数器,,,,计数结果,两种解决方案,a.单时钟方式,加/减脉冲用同一输入端，由加/减控制线的高低电平决定加/减,U’/D:加减计数控制端,C/B:进位/借位输出端,U’/D=0 加法计数,U’/D=1 减法计数,单时钟加减计数器74LS191,D0D1D2D3:预置数输入端,Q0Q1Q2Q3:计数输出端,CLK0:串行时钟输出端,S’ :计数控制端,U’/D:加减计数控制端,LD’ :异步预置数端,C/B:进位/借位输出端,CLK1:脉冲计数输入端,即允许计数，且当C/B=1时，在下一个CLKI上升沿到达前CLKO端有一个负脉冲输出,b双时钟方式加减计数器74LS193,CLKU:加法计数脉冲,LD’ :异步预置数端,C/B:进位/借位输出端,CLKD:减法计数脉冲,RD :异步清零端,D0D1D2D3:预置数输入端,Q0Q1Q2Q3:计数输出端,2. 同步十进制计数器,①同步十进制加法计数器,基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。
驱动方程：,输出方程：,状态方程和转换图：,,有效循环,同步十进制加法计数器74160,D0D1D2D3:预置数输入端,Q0Q1Q2Q3:计数输出端,CLK:时钟输入,R‘D:异步清零端,EP,ET:控制端,LD:同步预置数端,C:进位输出端,2、同步十进制减法计数器,基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了能自启动,,有效循环,③十进制可逆计数器,单时钟方式,双时钟方式,单时钟同步十进制可逆计数器74LS190,D0D1D2D3:预置数输入端,Q0Q1Q2Q3:计数输出端,CLK0:串行时钟输出端,S’ :计数控制端,U’/D:加减计数控制端,LD’ :异步预置数端,C/B:进位/借位输出端,CLK1:脉冲计数输入端,二. 异步计数器,1. 二进制计数器①异步二进制加法计数器,,,,,,,,,,,,,,,,,,,②异步二进制减法计数器,2、异步十进制加法计数器,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,二－五－十进制异步计数器74LS290,Q0Q1Q2Q3:计数输出端,R01、R02 :异步置0端,S91、S92 :异步置9端,CLK0、CLK1:脉冲计数输入端,二－五－十进制异步计数器74LS90,Q0Q1Q2Q3:计数输出端,R01、R02 :异步置0端,S91、S92 :异步置9端,CLK0、CLK1:脉冲计数输入端,74LS90,用单个触发器进行计数器设计,N进制,,M进制,三、任意进制计数器的构成方法,用集成计数器实现,十进制计数器、4/7/12/14位二进制计数器,二进制计数器：加法计数74LS161、 74LS163，可逆计数74LS191、74LS193,十进制计数器：加法计数74LS160， 可逆计数74LS190、 74LS163、,异步计数器：74LS290， 74LS90,置零法,1. N > M,原理：计数循环过程中设法跳过N－M个状态。
N进制计数器从S0开始计数，接收了M个计数脉冲后，电路进入SM状态，若将其译码产生一个置零信号加到计数器的异步置零端，计数器将立刻回到S0状态，得到M进制计数器,——异步置零,,置数法,,,,,,,,,通过给计数器重复置入某个数值的方法跳跃N-M个状态，从而获得M进制计数器,例：将十进制的74160接成六进制计数器,0110状态的维持时间,0110维持时间极短，可忽略，故电路可视作有6种状态，计数6个脉冲,电路的可靠性,置零随计数器置零后立即消失，持续时间极短，若触发器复位速度有快又慢，可能导致电路误动作，可靠性不高,置零法,进位输出：,,,,暂态,,置入0000,置数法,,,进位输出：,置入1001,,,进位输出：C,用置数法进行设计时尽量包含进位状态，以便利用进位输出端,,,置入2,,,置入1,,,置入3,,,置入4,,,,,,,置入6,置入7,置入8,,,置入5,74163,试利用分别用74161和74163构成13进制计数器,0,计数时钟,,2. N < M,①M=N1×N2,先分别接成N1和N2两个计数器，然后将N1、N2相连N1和N2间的连接有两种方式：,串行进位方式：,以低位片的进位信号作为高位片的时钟输入信号。
两片始终同时处于计数状态.,并行进位方式：,以低位片的进位输出信号作为高位片的工作状态控制信号，两片的计数脉冲接在同一计数输入脉冲信号上例：用74160接成一百进制,低四位,高四位,串行进位方式,并行进位方式,并行进位法,串行进位法,低四位,高四位,低四位,高四位,用串行进位方式将74LS193接成256进制加法计数器,,低四位,高四位,试利用串行进位方式由74LS160构成24进制计数器,解：24可分解成4×6（或者3×8、2×12)，则先将两片74LS160构成4进制和6进制计数器，再连接低四位,高四位,,试利用并行进位方式由74LS161构成32进制计数器解：可将32分成16×2(或8×4),,低四位,高四位,,②M不可分解,采用整体置零和整体置数法：,首先将两片N进制计数器按串行进位方式或并行进位方式联成N×N > M 进制计数器，再按照N
解：两片74LS161构成256 (28)进制计数器，再根据整体置数法或整体置零法实现53进制,（53)D＝（110101)B 低四位,高四位,。