LVDS、PECL 和 CML 介绍2009-05-14 14:04:59|分类：默认分类|标签：|字号大中小订阅标签： 无标签【转】LVDS、PECL禾口 CML介紹LVDS、PECL 和 CML 介绍2007-10-29 10:28摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速 IC 芯片间的互连变得越来越重要 低功耗及优异的噪声性能是有待解决的主要问题芯片间互连通常有三种接口： PECL (Positive Emitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)在设计 高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种 接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配本文介绍了高速通信系统中 PECL、CML和LVDS之间相互连接的几种方法，并给出了 Maxim产品的应用范例1 摘要随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要低功 耗及优异的噪声性能是有待解决的主要问题。
芯片间互连通常有三种接口： PECL (Positive Emitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)在设计 高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种 接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配本文介绍了高速通信系统中 PECL、CML和LVDS之间相互连接的几种方法，并给出了 Maxim产品的应用范例2 PECL 接口PECL由ECL标准发展而来，在PECL电路中省去了负电源，较ECL电路更便于使用PECL信号 的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串行或并行连接PECL标准最初由Motorola 公司提出，经过很长一段时间才在业内推广开2.1 PECL 接口输出结构PECL 电路的输出结构如图 1 所示，包含一个差分对管和一对射随器输出射随器工作在正电源范围 内，其电流始终存在，这样有利于提高开关速度标准的输出负载是接50^电阻至VCC-2V的电平上，如 图1所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V, OUT+与OUT-输出电流为 14mA。
PECL结构的输出阻抗很低，典型值为4-5^，这表明它有很强的驱动能力，但当负载与PECL的 输出端之间有一段传输线时，低阻抗造成的失配将导致信号时域波形的振铃现象OUT-! iPECL Termination图 1. PECL 接口输出结构2.2 PECL 接口输入结构PECL输入结构如图2所示，它是一个具有高输入阻抗的差分对该差分对共模输入电压需偏置到(b) Without on-chip binsingVCC-1.3V,这样允许的输入信号电平动态范围最大Maxim公司的PECL接口有两种形式的输入结构， 一种是在芯片上已加有偏置电路，如MAX3885,另一种则需要外加直流偏置，如MAX3867、MAX3675图 2. PECL 接口输入结构表 I 中给出了 Maxim 公司 PECL 接口输入输出的具体电气指标ParameterConditionsMinType MaxVCC - 1.025VCC - 1.025VCC - 0.88Output High VoltageTA = -40°CVCC - 1.085VCC - 0.88TA = 0°C to +85°C VCC - 1.81VCC - 1.62Output Low VoltageTA = -40°CVCC - 1.83VCC - 1.55Input High VoltageVCC - 1.16VCC - 0.88Input Low VoltageVCC - 1.81VCC - 1.48表 I. PECL 输入和输出规格UnitsVVVVVV在+5.0V和+3.3V供电系统中，PECL接口均适用，+3.3V供电系统中的PECL常被称作低压PECL,简写为O © C)图 5. CML 输入电路匹配表II以MAX3831/MAX3832为例列出了 CML器件的输入输出技术参数表II. CML输入和输出规格（负载=50 W至VCC）PARAMETER CONDITION MIN TYPMAXUnitsDifferential Output Voltage640 8001000mVp-pOutput Common Mode VoltageVCC-0.2VSingle-Ended Input Voltage Range VISVCC - 0.6VVCC +0.2V VDifferential Input Voltage Swing4001200mVp-p注：Maxim不同产品CML输入灵敏度不同，如MAX3875、MAX3876。
4 LVDS 接口LVDS用于低压差分信号点到点的传输，该方式有三大优点，使其更具有吸引力A) LVDS传输的 信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100^这一特征使它适合做并行 数据传输B) LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作C) LVDS输入单端信号 电压可以从0V到2.4V变化，单端信号摆幅为400mV,这样允许输入共模电压从0.2V到2.2V范围内变 化，也就是说LVDS允许收发两端地电势有±1V的落差4.1 LVDS接口输出结构Maxim公司LVDS输出结构在低功耗和速度方面做了优化，电路如图6所示电路差分输出阻抗为 100门，表III列出了其它一些指标图 6. LVDS 接口输出结构4.2 LVDS接口输入结构LVDS输入结构如图7所示，IN+与IN-输入差分阻抗为100 W，为适应共模电压宽范围内的变化， 输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一个施密特触发 器施密特触发器为防止不稳定，设计有一定的滞回特性，施密特后级是差分放大器IN-+IN-SCH1MITT TR EGGER图 7. LVDS 接口输入结构ADA 卩 TIVELEVELSHIFTER表 III 总结了 Maxim 公司 LVDS 输入与输出技术指标 (MAX3831, MAX3821 和 MAX3890)PARAMETEROutput High VoltageOutput Low VoltageDifferential Output VoltageChange in Magnitude of Differential Output forComplementary StatesOffset Output VoltageChange in Magnitude of Output Offset Voltage forComplementary StatesDifferential Output ImpedanceOutput CurrentOutput CurrentInput Voltage RangeDifferential Input VoltageInput Common-Mode CurrentThreshold HysteresisDifferential Input Impedance5 接口互连SYMBOLCONDITIONMINTYPMAXUNITSVOH1.475VVOL0.925xxx|Vod|250400mV巴 |Vod|25mV1.1251.275V乙 |Vos|25mV80120Short together12mAShort to GND40mAVi02.4V|Vid|LVDS Input100mVVOS =350liA1.2V70mVRin85100115表 III. LVDS 输入和输出规格5.1 CML到CML的连接如果接收器与发送器之间采用相同的VCC电源,CML驱动器输出可以直流耦合到CML接收器输入,无需额外的元件。
如果接收器与发送器采用不同的电源，系统需要用交流图 11. PECL 与 PECL 之间的交流耦合VccR2+R3R2和R3的选择应考虑如下几点：⑴PECL输入直流偏压应固定在VCC-1.3V； (2)输入阻抗应等于 传输线阻抗；(3)低功耗；(4)外围器件少最常用的就是图11中的两种在图11(a)中，R2和R3的选择 应满足下面方程组：^Kcc-|.3r, and 尺2片/?3 = 5旳求解得到：R2 = 820 and R3 =, 130Q fi叮 +3.3V supplyandR2 = CiNiJ and R3 = IKQS1 for +5,0V supply图11(a)的缺陷是：由终端网络引起的功耗较大如果系统对于功耗要求较高，可以采用图11(b)所示电路这时，我们需要满足：=：Fg—I ”3$and /?2///?3//5OQ = 5OS2解得:R2 = 2.7k£2 and R3 = 4.3kQ 血叮 +3.3V supplyR2 =工7Id】 and R3 = 7.SkL2 for +5,0V supplyPECL的输出共模电压需固定在VCC-1.3V,在选择直流偏置电阻(R1)时仅需该电阻能够提供14mA 到地的通路，这样R1=(VCC-1.3V)/14mA。
在+3.3V供电时，R1 = 142门，+5.0V供电时，R1 = 270门 然而这种方式给出的交流负载阻抗低于50^，在实际应用中，+3.3V供电时，R1可以从142^到200^之 间选取，+5.0V供电时，R1可以从270^到350门之间选取，原则是让输出波形达到最佳可以通过两种方式进一步改善PECL的终端匹配：(1)增加一个与耦合电容串联的电阻，使得PECL 驱动器端的等效交流阻抗接近50㈡；(2)添加一个与R1串联的电感，使交流阻抗受控于接收器阻抗，与 R1 无关5.3 LVDS与LVDS的连接因为LVDS的输入与输出都是内匹配的，所以LVDS间的连接可以如图12中那样直接连接图 12. LVDS 与 LVDS 的连接6 LVDS， PECL， CML 间的互连在下面的讨论中，假设采用+3.3V PECL6.1 LVPECL至【J CML的连接LVPECL 与 CML 之间的耦合方式可以是交流方式，也可以是直流方式6.1.1 交流耦合情况LVPECL到CML的一种连接方式就是交流耦合方式，如图13所示在LVPECL的两个输出端各加 一个到地的偏置。