实验五计时器和倒计时的系统设计① 一、实验目的掌握用VerilogHDL文本输入法设计计时电路的方法，并通过电路仿真和硬件验证，进一步了解计时器的功能和特性② 掌握用VerilogHDL文本输入法设计倒计时电路的方法，并通过电路仿真和硬件验证，进一步了解倒计时电路的功能和特性二、实验原理1.计时器24小时计时器的电路框图如图8.1所示图8.124小时计时器的电路框图24小时计时器由2个60进制加计数器和1个24进制加计数器构成，输入CLK为1Hz（秒）的时钟，经过60进制加计数后产生1分钟的进位时钟信号，再经过60进制加计数后产生1小时的进位时钟信号送给24进制加计数器进行加计数，当加计数到达23:59:59后，再来一个秒脉冲，产生时的进位输出将两个60进制加计数器和一个24进制加计数器的输出送数码管显示，得到计时器的显示结果其中，秒脉冲由EDA实训仪上的20MHz晶振分频得到2.侧计时器24小时倒计时器的电路框图如图8.2所示图8.224小时倒计时器的电路框图24小时倒计时器由2个60进制减计故器和1个24进制减计数器构成，输入CLK为1Hz（秒）的时钟，经过60进制减计数后产生1分钟的借位时钟信号，再经过60进制减计数后产生1小时的借位时钟信号送给24进制减计数器进行减计数，当减计数到达00:00:00后，产生时的借位输出，同时24小时倒计时器停止倒计时，并发出提醒信号。
将两个60进制减计数器和一个24进制减计数器的输出送数码管显示，得到倒计时的显示结果其中，秒脉冲由EDA实训仪上的20MHz晶振分频得到① 三、实验设备EDA实训仪1台② 计算机1台（装有QuartusII软件）四、实验内容计时器在QurtusI软件中，按照实验原理中24小时计时器的电路框图，用VerilogHDL编程设计计时器电路，然后进行编辑、编译（综合）、仿真，引脚的锁定，并下载到EDA实训仪中进行验证注：用EDA实训仪上的20MHz晶振作为计时器的时钟输入端，按键S8-S6分别作为计时器的校时、校分、校秒输入蹦，拨动开关S0作为计时器的清零输入端，拨动开关S1作为计时器的暂停输入端，用数码管SEG5-SEG0分别作为时、分、秒的输出端，用发光二极管L0作为进位输出端COUT侧计时器在QuartusI软件中，按照实验原理中24小时倒计时器的电路框图，用VerilogHDL编程设计倒计时器电路，然后进行编辑、编译（综合）、仿真，引脚的锁定，并下载到EDA实训仪中进行验证注：用EDA实训仪上的20MHz晶振作为倒计时器的时钟输入端，按键S8-S6分别作为倒计时器的校时、校分、校秒输入端，拨动开关S0作为倒计时器的复位输入端，拨动开关S1作为倒计时器的暂停输入端，用数码管SEG5-SEG0分别作为时、分、秒的输出端，用发光二极管L0作为借位输出端COUT。
① 五、实验预习要求复习理论课本有关计数器及分频器的内容，并认真阅读实验指导书，分析、掌握实验原理，熟悉理论课本中QuartusI软件的使用方法② 按照实验内容的要求，编写相应的实验程序和画出相应的项层电路连线图，写出相应的实验步骤实验步骤如下：1、建立工程文件jishiqi新建VerilogHDL文件编写60进制和24进制加减计时器；2、建立波形仿真；3、编译下载1)源程序2BJ」JAProjectNa^qatar24曰曰日□亘Fites少HierarchyDESignUnitsCcmpilaticnCustomize.曰00:00endmoduleendendEndJ3电*Quartu&II6^-Bit-7:/tOA6/cyb5-cyb5FilaLdrtViewPrcjactAssignrniQntEProoassingTddIsWindowHelp□D：DD00:0000：0Qoo：onoo：ooQuartusII64Bit-E7EDA6/cyb5-cyb5FileEditViewPrajectAssignmentsProcessirtgTmIsWinder^1Helpmoduleinputoutput,outputalwaysIbeginif(-clrn)q=C;elseif(en}Ibeginif(sei}Ibeginif(q==*h235959)q=0;elseq=q4i;Iif(qL3:0]==j;q|15:L2]|=q[L5:12]>l?eniiIir(q[i5ii2]==,rL&}beginq[15：12]=I；q|19：16]|=q[L9:16]tl-emlIif(qllS1；16]'h4}beginq[19;16]=0；'q|23;20]=q[23;2D]+-1;endif(^==^235959)cont=l;Else匚□iithCi；'endif(-sei}Iheginif(q==U)q='h235960;1---:DS1鬱各戲ia::qyb5(clkjclmfehpseIrqrcout);clk7elrnfenTsei;i£g|[31:0]q;regcaut;@(posedqeelkornegedgeelm)cyb5rVr环寥曹當乜徴蝕if(q==rh.235g59)caut=lelsecaut=0;endif(-sei)beginif(q==C)9=^235560;q=q_L；if(q[3:0]==pbf)beginq[3:：0]='h9;endif(q[7:4；==fhf)beginqn：^]='h5;endif(q[ll:S]=='hfJbeginq[ll:6]=1h9;endif(q[15:12]==1h.f}beginq[15:12J=Th5jend.if(q[19:l€]==,hf)beginq[19:16J='h3;endif(q==rh235960)匚elsecaut=C;CnmpleDmsigeAnaida5&fitter(Place&Rodtfr)Assembler(GenErnteprggrornmingfiles)TlmeQuestTimingAnal^sEGAHiatlistWnterProgramDeduce-(OpenProgrammer)1ProjectMm神aFiles3Hierarchy£]Ale?丿DesignUnitsx|cvt>5*■rJ胖27◎M也3規芒¥¥A1：：：-1*3二7Taskv・CampilaDesigni彷00:00>►AnBl'^i&SiSYTTthefls00:00>►Fitter(Piece&Boute)00:00>►AssemtHer(GenerateprcigrnnuringFiles}00:00oo；oo>►TineQuestTirningAnnies7>4BOAMetlistWntflr00:00»PragroniDwice(OpflnProgramner}<>CampildUon(2)计时器逻辑电路原理图垃也才i：:::二•Urvi|'*1:：：：：：：：：::ijUl(3)引脚锁定图:3PinPlanner-E：s!TDA6/cyb5-cybsF|iafdrtyewProcasingTools^ndowHe*pPkeptxt4占冥尺即flLOi3-VL..eraUc：i岀mA也旳ultjOutputFDLIOBjBJ_N1m_753u3-vL-efaUtJ24niA.fde^ult)OutputPW_L073B3_N]FJN_77313-VL-el7lUt)2^rr\A(default)OutputFWL053B3N]FJN743.3-VL■•尼Fnilti出mA(db^ult)Quipui:Plh1053B3N1PIN&413-VL.-efadfiAIe/j(dEfault)Oulpul：PDCLO44曲死P]FjZb2i3-VL..eTaiJE)岀mACderault]OutputFDL103斗B4J403u3-VL.sefi3lJt：l2卅肩.^default)OutputFTV02404」JOFJM-1353.3-VL芒丹1吐：1(default)outputFPLL014B4_N0HOO3,3-VL■•圧內Jf'l24讪(defaultiOutput:PINao4開NOPIN13S3L3-VL..sfBUt]MeAekfTult)Output:PD34B4_N0P]FJ_9?2L3-VL..efBdtjfdeFault)OutputPDL96斗B4_NDRD-L9O3u3-VL..efaUt)酬mAfckFault)OuIpJtFPJ_354&4_N0PIW_1373.3-VL.^iC24mA(default)outputHN_944B4_N0FJN。