单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第1章 基本知识,1-1,信号与信号完整性（,Signal Integrity,）,1-2,频率与时间,1-3,时间与距离,1-4,集总系统与分布系统,1-5-3dB,频率与上升时间,1-6,四种电抗,1-7,高速数字系统中的电阻、电容和电感元件,1-1,信号与信号完整性（,Signal Integrity,）,信号：,使用非常广泛从信息论的角度，信号是信息的一种物理体现，是信息的载体广义地信号定义为一个随时间（和位置）变化的物理量模拟信号,：在规定的连续时间范围内，信号幅度值可以取连续范围的任意数值简单地讲：是指时间和幅度均是连续的物理量数字信号,：在时间和幅度上都量化后取得的信号它是以某种时间间隔依次出现的数字序列简单地讲：是指时间和幅度均是离散的物理量一,.,数字信号,1.,理想的数字信号,数学模型,1,：,数学模型,2,：,2.,实际的数字信号,上升时间（,t,r,）,:,数字信号上升沿中对应满幅度电压的,10%90%,处的时间间隔下降时间（,t,f,）,:,数字信号下降沿中对应满幅度电压的,90%10%,处的时间间隔。
上冲（,Overshoot,）,:,上冲又被称为过冲它指的是沿着信号边沿的跳变方向，信号波形中超出稳定的“,1”,或“,0”,状态电平的部分对于上升沿，是从“,0”,到“,1”,的跳变，在高电平处高于逻辑电平“,1”,稳定电压值的部分对于下降沿，这应是从“,1”,到“,0”,的跳变，在低电平处低于逻辑电平“,0”,电压稳定值的部分下冲（,Undershoot,）,:,又称反冲指信号在过冲后，又沿着跳变方向的反方向，信号波形越过稳定的“,1”,或“,0”,状态电平的部分对于上升沿，即：从“,0”,到“,1”,的跳变，信号上冲后，反过来又低于逻辑电平“,1”,的稳定电压值的部分对于下降沿，即：从“,1”,到“,0”,的跳变，信号过冲后，反过来又高于逻辑电平“,0”,的电压稳定值的部分占空比（,Duty Cycle,）,：时钟信号在一个周期内的高低电平的时间宽度之比一般用百分比来表示，如果信号脉宽,t,周期,T,则占空比为（,t/T*100,）振铃（,Ring,）,:,信号发生连续多次的上冲和下冲所形成的震荡其振幅应是一次比一次小，逐渐趋于零噪声容限（,Noise Margin,）：,是量度逻辑电路在最坏工作条件下的抗干扰能力的直流电压指标,它规定了,ECL,电路在稳定状态时允许的最大噪声。
定义为最差输入逻辑电平值,(V,IHmin,或,V,ILmax,),与在这种输入条件下所能保证的最差输出逻辑电平值,(V,OHmin,或,V,OL,max,),之差这里有两个噪声容限定义：表示高电平状态时的噪声容限,表示低电平状态时的噪声容限二,.,信号完整性,信号完整性涉及到两个方面：信号波形的完整性和时序的完整性信号波形的完整性,：经常提及的术语即上述的五个基本概念，这就是：信号的上升时间；下降时间；上冲；下冲；振铃；以及接收端的信号还存在多大的噪声容限时序完整性,主要关注的是同步时序方程是否能满足经常涉及到是时序偏差（,Skew,）和抖动,(Jitter),的概念时序偏差,：,时序信号的理想“沿变”和实际上的“沿变”,之差在实际系统中，造成时序信号的“沿变”与理想“沿变”存在差别的一个主要原因是逻辑器件的信号传输延迟时间上存在着差别因此，人们也常直观地将时序偏差定义为器件输出时序信号的传输延迟之差两类时序偏差：,从更广义的角度出发，由于器件之间连线延迟的不同，或者负载条件的不同，都有可能引起时序信号的实际“沿变”与理想的“沿变”不同可以分为两类内部时序偏差（,Intrinsic Skew,）：,由逻辑器件内部产生，表现为逻辑器件输出之间信号延迟上的差别。
外部时序偏差（,Extrinsic Skew,）：,由于连线延迟和负载条件不同引起的延迟差别时序抖动：,当实际信号的边沿与理想时序边沿的偏离由于受某种因素（如噪声、串扰、电源电压变化等）不断发生变化时，而且这种变化是随机的，这种现象就是我们常说的时序抖动，或者说时序晃动这种偏离相对于理想位置可能是超前，也可能是滞后的，时序抖动的数值表示通常有两种：,1.,时钟抖动的最大值，,即峰,-,峰值（,Peak-Peak,），单位：,ps,2.,时钟抖动的均方根值,，即所谓的标准方差（,），单位：,ps,数字信号的边沿抖动，对系统的影响可以认为是一种动态行为，或者说其影响是随机的，对系统性能破坏更大，尤其是时钟信号的抖动，常常是制约高速数字系统性能的根本因素实际的数字信号,要点：,在高速数字系统设计时，实际的数字波形必须考虑既：要保持,信号的完整性,信号完整性涉及到两个方面：波形完整性和时序完整性波形完整性,要素：,上升和下降时间,.,上冲和下冲,.,振铃,.,噪声容限,.,占空比,时序完整性,要素：,同步时序方程,.,时序偏差,.,时序噪声,1-2,频率与时间,电路元件的参数对频率敏感，在不同的频率范围内会表现出来不同的特性。
任何一种电参数，其数值仅在一定的频率范围内有效考虑两个极端情况：,1.,一个频率为,10,-12,的正弦波,波形变化一个周期需要,3,万年；若输入到,TTL,电路，其输出电压每天变化不到,1mV,(1,年,3.1510,7,秒,),任何一个包含这样低频率的半导体器件的试验都会以失败而告终2.,一个频率为,10,12,的正弦波,信号周期为,1ps,，数字电路根本无法响应这个信号一些电路参数发生变化如地线的电阻由于趋肤效应由,0.01,（,1KHz,）变为,1,，还有,50,的感应电抗膝频率与上升时间,任何数字信号的膝频率只与数字信号的上升（,t,r,）和下降沿时间（,t,f,）有关，而与时钟速率无关容易看出，上升沿时间越小，膝频率越大，上升沿时间越大，膝频率越小数字信号重要的时域特性基本上都是由,F,knee,频率以及其以下的频率成分所决定两个重要结论：,任何电路若对频率,F,knee,及其以下频率有平坦的响应曲线的话，那么信号通过此电路不会失真数字电路对高于其,F,knee,以上的输入频率成分的相应不会影响到对正常的低于,F,knee,的信号的处理膝频率的应用,膝频率只与数字信号的上升（,t,r,）有关，与其它参数无直接关系，易于记忆和使用。
膝频率只是对数字信号最高频率成分的一个粗略估计，而不是对频谱成分的一个精确描述膝频率是有局限性的任何电路若对频率,F,knee,及其以下频率有平的响应曲线，那么信号通过此电路不会失真如果一个系统在,F,knee,频率以下的响应并不平坦，那么会对信号产生怎样的畸变呢？,要点：,电路的高频响应影响它对短时间事件的处理电路的低频响应影响它对长时间事件的处理数字信号的能量大都集中在它的膝频率以下的频率范围电路在低于膝频率的频率范围的行为确定了它对阶跃信号沿的处理电路在高于膝频率的频率范围的行为对其数字信号的性能没有什么影响1-3,时间与距离,电信号以光速传播我们关心信号在具体电路中传输所需要的时间，以及单位时间内传输的距离也就是说：单位传输延迟时间和传播速度导线和印刷电路板连线上的电信号，其传播速度取决于它们周围的介质单位：,in/ps;cm/ps;cm/ns,1in=2.54cm,）,r,：介电常数（相对介质常数）表征介质材料在单位电场中存储的能量大小真空中,r,为,1,，其它任何绝缘材料均大于,1,传播速度的倒数称为单位传输延迟时间，其数值正比于材料介电常数的平方根单位：,ps/in;ps/cm;ns/cm,。
单位传输延迟时间,印刷电路板连线的单位传输延迟时间取决于两方面：,印刷电路板材料的介电常数：,常用的,FR-4,印刷电路板材料的介电常数为,4.720,在高频时为,4.5,计算传输延迟时间时，使用其高频值：,4.5,连线的几何形状,决定了印刷电路板上的电场是被约束在板上还是发散到周围的空气中当电场被约束在板上时，其等效介电常数较大，信号传输就慢当电路连线被上下两层地面板夹在中间时，其电场就完全被约束在板内对于典型的,FR-4,印刷电路板材料，等效介电常数大约为,4.5,印刷电路板外层的连线，其电场一面向空气中分布，另一面存在于,FR-4,材料中其等效介电常数介于,1,和,4.5,之间所以外层连线上的信号传播总是快于内层连线两类PCB板连线的结构,常用材料的介电常数和传输延迟时间,要点：,传输延迟时间正比于介电常数的平方根电信号在空气中的单位传输延迟时间：,85ps/in,（,33.5ps/cm,）信号在外层电路板连线的传输总是快于在内层连线的传输电信号在铜线中的单位传输延迟时间约为,：,50ps/cm,（,5ns/m,）,。