闩锁效应目录简介 Latch up 的原理分析编辑本段简介 闩锁效应是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁避免闩锁的方法就是要减小衬底和N阱的寄生电阻，使寄生的三极管不会处于正偏状态 静电是一种看不见的破坏力，会对电子元器件产生影响ESD 和相关的电压瞬变都会引起闩锁效应（latch-up）是半导体器件失效的主要原因之一如果有一个强电场施加在器件结构中的氧化物薄膜上，则该氧化物薄膜就会因介质击穿而损坏很细的金属化迹线会由于大电流而损坏，并会由于浪涌电流造成的过热而形成开路这就是所谓的“闩锁效应”在闩锁情况下，器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏 MOS工艺含有许多内在的双极型晶体管在CMOS工艺下，阱与衬底结合会导致寄生的n-p-n-p结构这些结构会导致VDD和VSS线的短路，从而通常会破坏芯片，或者引起系统错误 例如，在n阱结构中，n-p-n-p结构是由NMOS的源，p衬底，n阱和PMOS的源构成的。
当两个双极型晶体管之一前向偏置时（例如由于流经阱或衬底的电流引起），会引起另一个晶体管的基极电流增加这个正反馈将不断地引起电流增加，直到电路出故障，或者烧掉 可以通过提供大量的阱和衬底接触来避免闩锁效应闩锁效应在早期的CMOS工艺中很重要不过，现在已经不再是个问题了在近些年，工艺的改进和设计的优化已经消除了闩锁的危险 Latch up 的定义 ? Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路 ? Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流 ? 随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大 ? Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一 编辑本段Latch up 的原理分析 请添加图片说明Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍；Q2是一侧面式的NPN BJT，基极为P substrate，到集电极的增益可达数十倍；Rwell是nwell的寄生电阻；Rsub是substrate电阻。
以上四元件构成可控硅（SCR）电路，当无外界干扰未引起触发时，两个BJT处于截止状态，集电极电流是C-B的反向漏电流构成，电流增益非常小，此时Latch up不会产生当其中一个BJT的集电极电流受外 部干扰突然增加到一定值时，会反馈至另一个BJT，从而使两个BJT因触发而导通，VDD至GND（VSS）间 形成低抗通路，Latch up由此而产生 产生Latch up 的具体原因 1. 芯片一开始工作时VDD变化导致nwell和P substrate间寄生电容中产生足够的电流，当VDD变化率大到一定地步，将会引起Latch up 2. 当I/O的信号变化超出VDD-GND（VSS）的范围时，有大电流在芯片中产生，也会导致SCR的触发 3. ESD静电加压，可能会从保护电路中引入少量带电载子到well或substrate中，也会引起SCR的触发 4.当很多的驱动器同时动作，负载过大使power和gnd突然变化，也有可能打开SCR的一个BJT 5. Well 侧面漏电流过大 防止Latch up 的方法： 1.在基体（substrate)上改变金属的掺杂，降低BJT的增益 2.避免source和drain的正向偏压 3.增加一个轻掺杂的layer在重掺杂的基体上，阻止侧面电流从垂直BJT到低阻基体上的通路 4. 使用Guard ring: P+ ring环绕nmos并接GND；N+ ring环绕pmos 并接VDD，一方面可以降低Rwell和Rsub的阻值，另一方面可阻止栽子到达BJT的基极。
如果可能，可再增加两圈ring 5. Substrate contact和well contact应尽量靠近source,以降低Rwell和Rsub的阻值 6.使nmos尽量靠近GND，pmos尽量靠近VDD,保持足够的距离在pmos 和nmos之间以降低引发SCR的可能 7.除在I/O处需采取防Latch up的措施外，凡接I/O的内部mos 也应圈guard ring 8. I/O处尽量不使用pmos(nwell) COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大这种效应就是锁定效应当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片 防御措施： 1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压 2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压 3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去 4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。
密勒效应 （1）基本概念： 密勒效应（Miller effect）是在电子学中，反相放大电路中，输入与输出之间的分布电容或寄生电容由于放大器的放大作用，其等效到输入端的电容值会扩大1+K倍，其中K是该级放大电路电压放大倍数虽然一般密勒效应指的是电容的放大，但是任何输入与其它高放大节之间的阻抗也能够通过密勒效应改变放大器的输入阻抗 米勒效应是以约翰·米尔顿·密勒命名的1919年或1920年密勒在研究真空管三极管时发现了这个效应，但是这个效应也适用于现代的半导体三极管 （2）降低密勒效应的措施： 可以采用平衡法（或中和法）等技术来适当地减弱密勒电容的影响 平衡法即是在输出端与输入端之间连接一个所谓中和电容，并且让该中和电容上的电压与密勒电容上的电压相位相反，使得通过中和电容的电流恰恰与通过密勒电容的电流方向相反，以达到相互抵消的目的 （3）密勒效应的不良影响： 密勒电容对器件的频率特性有直接的影响 例如，对于BJT：在共射（CE）组态中，集电结电容势垒电容正好是密勒电容，故CE组态的工作频率较低 对于MOSFET：在共源组态中，栅极与漏极之间的覆盖电容Cdg是密勒电容，Cdg正好跨接在输入端(栅极)与输出端(漏极)之间，故密勒效应使得等效输入电容增大，导致频率特性降低。
（4）密勒效应的好处： ① 采用较小的电容来获得较大的电容（例如制作频率补偿电容），这种技术在IC设计中具有重要的意义（可以减小芯片面积）； ② 获得可控电容 (例如受电压或电流控制的电容) 密勒效应维基百科，自由的百科全书跳转到： 导航, 搜索 密勒效应（Miller effect）是在电子学中，反相放大电路中，输入与输出之间的分布电容或寄生电容由于放大器的放大作用，其等效到输入端的电容值会扩大1+K倍，其中K是该级放大电路电压放大倍数虽然一般密勒效应指的是电容的放大，但是任何输入与其它高放大节之间的阻抗也能够通过密勒效应改变放大器的输入阻抗输入电容的增长值为Av是放大器的放大，C是反馈电容密勒效应是米勒定理的一个特殊情况目录[隐藏]· 1 历史 · 2 引导 · 3 注释 · 4 对频率响应的影响 o 4.1 密勒近似 · 5 参考资料 · 6 参考文献 [编辑] 历史米勒效应是以约翰·米尔顿·密勒命名的1919年或1920年密勒在研究真空管三极管时发现了这个效应，但是这个效应也适用于现代的半导体三极管[编辑] 引导建设一个放大率为Av的理想电压放大器，其输入和输出点之间的阻抗为Z。
其输出电压因此为Vo = AvVi，输入电流则为这个电流流过阻抗Z，上面的方程显示由于放大器的放大率实际上一个更大的电流流过Z，实际上Z就好像它小得多一样电路的输入阻抗为假如Z是电容的话，则由此导出的输入阻抗为因此密勒效应显示的电容CM为实际上的电容C乘以(1 − Av)[1][编辑] 注释大多数放大器是反向放大器，即Av < 0因此输入的有效电容比较大对于非反向放大器密勒效应其效应为放大器的输入电容是负的（负阻抗变换器）当然这个提高的电容会破坏高频反应比如达灵顿晶体管的小连接和电容会由于密勒效应和达零顿电晶体的高放大率大大降低高频反应密勒效应适用于所有阻抗，不仅电容纯电阻或者纯电感被除以1 − Av假如放大器不是反向的话密勒效应能够产生负电阻和电感值得注意的是密勒电容是向输入看进去的电容在寻找所有RC时间常数时非常重要的是也注意输出的阻抗输出的阻抗往往被忽视，原因是，而放大器的输出一般为低阻抗但假如放大器是高阻抗输出的话，比如一个放大阶也是输出阶，则RC对放大器的效应有非常大的影响这个技术被称为极点分离使用共源共栅或者使用级联放大器来取代共射电极可以减轻密勒效应在反馈放大器中密勒效应甚至有优点，因为否则的话需要用来稳定住放大器的电容器太大了，无法包含在电路中，一般在集成电路中电容需要的面积最大，因此大的电容往往很麻烦。
[编辑] 对频率响应的影响图2：带反馈电容CC的运算放大器图3：同上图，但是使用密勒效应，输入端有密勒电容图2显示了一个放大器电路，图1中联系输出和输入的阻抗在这里是电容CC一个戴维南电源VA通过一个戴维南电阻RA驱动这个电路在输出端一个RC电路作为负载（这个负载在这里的讨论中不重要，它仅仅被用来完整整个电路）图中的电容向输出电路提供的电流图3中的电路与图2的一样，但是使用了密勒效应反馈电容在输入端被密勒电容CM取代，它与图2中的反馈电容吸取同样多的电流因此在两个电路中输入电路看到的负载是一样的在输出端上一个相关电流电源向输出负载提供与图2一样大的电流也就是说流经RC负载的电流在两图中一样大由于流过图3中的密勒电容的电流与流过图2中的反馈电容一样大，米勒效应被用来把CM与CC联系到一起在这个例子中这个转换相当于把电流设为相等，即或这个结果既引导章中的CM图中的运算放大器Av的放大率与频率无关，但是它显示了密勒效应，也就是说CC对这个电路的频率反响的影响这个影响对于密勒效应来说是典型的假如CC = 0F，则电路的输出电压为AvvA，它与频率无关但是加入CC不等于0的话，图3显示在电路的输入端上出现了一个大电容，电路的输出电压为在频率足够高，ωCMRA > 1的情况下输出电压下降。
因此整个电路是一个低通滤波器在模拟放大器中密勒效应对电路的频率反响有非常大的影响在这个例子中频率ω3dB在ω3dBCMRA = 1时标志着低频反响的终点，局限着放大器的带宽或者截止频率需要注意的是CM对放大器带宽的限制在阻抗驱动器低（假如RA小的话CMRA也小）的情况下比较小因此减小密勒效应对带宽的影响的一个方法是使用低阻抗驱动器比如在驱动器。