《计算机原理期中测试题》由会员分享，可在线阅读，更多相关《计算机原理期中测试题（5页珍藏版）》请在金锄头文库上搜索。
1、五邑大学期中 试 卷学期： 2013 至 2014 学年度第 1 学期课程： 计算机组成原理 课程代号： 使用班级： 姓名： 学号： 题号一二三四五六七八总分得分得分一、 单项选择题 (10小题，每小题2分，共20分)1. 计算机各组成部件的相互连接方式，从早期以运算器为中心，发展到现在的以_为中心。A控制器 B运算器C存储器DCPU2. 下列不同进位计数制的数中，最大的数是_。A(0.100)2 B(0.55)8C(0.61)10D(0.75)163. 电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本 原理。他就是_。A牛顿B爱因斯坦C爱迪生D冯诺依曼4.
2、一个含符号16位的补码机器数的表示范围是（ ）。A-215-1 +215-1 B-215 +215-1 C-216-1 +216-1D-216 +216-15. 采用单符号法判定补码加减运算溢出的法则是A进位是1溢出 B进位是0无溢出C符号位与次高位进位状态相同无溢出D符号位与次高位进位状态相异无溢出6. 设在数据传送中采用偶校验，若接收到的代码为，则表明传送中_。A未出现错误B最低位出错C出现奇数位错D未出现错误或出现偶数位错7. 寻址512K8 存储器所需最少的地址线（ ）根。A9 B11C19 D218. 静态RAM的特点是_。A工作时存储内容不变B断电后存储内容不变C不需刷新D不需电源
3、提供电流9. 主存到cache的映射不需要替换策略的是（ ）。A直接映射方式 B全相联映射方式C组相联映射方式D以上三种映射方式 10. 用8K8 存储芯片组成一个64K32的存储系统，需要芯片（ ）片。A8 B16C32 D64得分二、 判断题 (10小题，每小题1分，共10分)1_运算器由许多部件组成，其核心部分是算术逻辑运算单元（ALU）。2、_有符号阵列乘法可用无符号阵列乘法和三个求补器实现。3、_在机器运算中减法通常采用减法器来实现。4、_采用先行进位的加法器比采用行波进位的加法器结构简单。5、_当输入任务数为n时，一个m级流水线的加速比是(mn)/(m+n-1)。6_主存的存取时间
4、与Cache的命中率无关。7_双端口存储器在左端口与右端口的地址码相同情况下会发生读写冲突8_相联存储器与传统存储器的主要区别是前者又叫按内容寻址的存储器。9_在程序的执行过程中，Cache与主存的地址映射是由硬件自动完成的。10_采用交叉存储数据是连续地放在一个存储模块中。得分 三、 填空题 (10个空，每空2分，共20分)1 CPU执行一段程序时，Cache完成存取的次数为1800次，主存完成存取的次数为200次，Cache的命中率h=（ ）% 。 2 一个五级的流水处理器，当任务饱满时，它处理10条指令的加速比是（ ）。3 8位二进制补码表示整数的最大值为（ ）10，最小值为（ ）10。
5、4 在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、 T2=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为（ ） ns。5 某数在计算机中用BCD码表示为1001 1000 0111，其真值为（ ）10。6 一个16K32位的存储器，其地址线和数据线的总和是（ ）根。7 一个四路组相联的Cache共有64块，主存共有8192 块，每块32个字。则主存地址中的主存 字块标记为（ ） 位，组地址为（ ）位，字块内地址为 （ ）位。得分四、 机器码填表（20分） 已知一个数的真值，原码，反码或补码，写出其余的值及补码的奇校验位。真值(二进制
6、)原码反码补码补码的奇校验位（1位）57/64 1.1.1.-0.得分五、 机器定点运算题（10分）设x= - 97，y =55, 均采用8位二进制补码表示（含1位符号位），按机器补码加减法规则计算x+y和x-y, 并根据双符号法判断计算结果是正常、上溢出或下溢出，对正常结果还原成十进制数真值。 得分六、 机器浮点运算题（10分） 已知 x= (-1001.11)2 y=(10111.01)2 求：（1）化x,y 为标准规格化浮点数格式； （2）按机器浮点数计算步骤计算 x+y。（指数按实际指数计算，不用按754标准+127） 得分7、 （10分）某计算机主存8MB，分成4096块。Cache
7、64KB，分成和主存同样大小的块，地址映像采用直接映像方式，见下图。求：（1）Cache有多少块？块号为多少位？（2）Cache的块内地址为多少位？（3）设Cache中的主存标记如图所示，当CPU送出地址为7F1057H时，能否在Cache命中？若送出地址为H时，能否在Cache中命中？上述两个地址若不在Cache中，应映射到Cache中的哪一块？ Cache 块标记0块1块3块2块n-2块n-1块 得分八、 存储器设计题（10分）某机器中，已知配有一个地址空间为0000H1FFFH的ROM区域（8K16）。现在再用RAM芯片（8K8）形成一个16K16的RAM区域，起始地址为6000H。假设RAM芯片有片选CS和读写R/W信号控制端。CPU地址总线为A15A0，数据总线为D15D0，读写控制信号为R/W，要求：（1）需用几片RAM芯片（8K8）？给出ROM和RAM的地址空间分布表。（2）将ROM和RAM同CPU连接，画出逻辑图。 第 5 页 共 5 页
