《【2017年整理】版图IC工艺流程》由会员分享，可在线阅读，更多相关《【2017年整理】版图IC工艺流程（9页珍藏版）》请在金锄头文库上搜索。
1、版图 IC 工艺流程晶体的生长晶体切片成 wafer晶圆制作半导体,芯片,集成电路,设计, 版图,芯片, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless8H)a5j9B%s功能设计 模块设计 电路设计 版图设计 制作光罩工艺流程半导体,芯片,集成电路,设计, 版图,芯片, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,process,layou
2、t,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless6J(?:)I t)V5l# 表面清洗晶圆表面附着一层大约 2um 的 Al2O3 和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。!Q6j$#w;C-J.Z$Q)q,g2x2d4A)p8W9a9Q2) 初次氧化 (f6n.fJ.F7X K1d有热氧化法生成 SiO2 缓冲层，用来减小后续中 Si3N4 对晶圆的应力 #k5y)1l6w!N&V/R半导体技术天地$m-n%l3W-D)J(Z(r-q氧化技术半导体,芯片, 集成电路,设
3、计,版图, 晶圆,制造, 工艺,制程,封装, 测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless4L7V.B3L!d.Y A.J$|-&z干法氧化 Si(固) + O2 SiO2(固 )2.h(U!i湿法氧化 Si(固) +2H2O SiO2(固) + 2H27m#C:K2$j/y&2P干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法
4、。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当 SiO2 膜较薄时，膜厚与时间成正比。SiO2 膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的 SiO2 膜，需要较长的氧化时间。SiO2 膜形成的速度取决于经扩散穿过 SiO2 膜到达硅表面的 O2 及 OH 基等氧化剂的数量的多少。湿法氧化时，因在于 OH 基在 SiO2 膜中的扩散系数比 O2 的大。氧化反应，Si 表面向深层移动，距离为 SiO2 膜厚的 0.44 倍。因此，不同厚度的 SiO2 膜，去除后的 Si 表面的深度也不同。SiO2 膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为 200nm，如
5、果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出半导体技术天地 4$x0C0I*O(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2 膜很薄时，看不到干涉色，但可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。也可用干涉膜计或椭圆仪等测出。-p%S2O4c&S7a5/X*u8eSiO2 和 Si 界面能级密度和固定电荷密度可由 MOS 二极管的电容特性求得。(100) 面的 Si 的界面能级密度最低，约为 10E+10 - 10E+11/cm 2 .e V -1 数量级。(100) 面时，氧化膜中固
6、定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。半导体,芯片, 集成电路,设计, 版图,晶圆,制造, 工艺,制程, 封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless&y%P6v.z&|半导体,芯片,集成电路,设计, 版图,芯片, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,dif
7、fusion,etch,photo,implant,metal,cmp,lithography,fab,fabless8u T;m5A0n F8y半导体技术天地 $j)V5G O/D3) CVD(Chemical Vapor deposition)法沉积一层 Si3N4(Hot CVD 或 LPCVD)。 半导体,芯片,集成电路,设计, 版图,芯片, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fa
8、b,fabless$&s$F(T9y#!t;f半导体,芯片,集成电路,设计, 版图,晶圆, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless7P &d9J:$j2e1 常压 CVD (Normal Pressure CVD)半导体,芯片,集成电路,设计, 版图,晶圆, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,fabri
9、cation,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless&D8z;.X%CNPCVD 为最简单的 CVD 法，使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置；(2)使反应气体原料气化的反应气体气化室；(3)反应炉；(4)反应后的气体回收装置等所构成。其中中心部分为反应炉，炉的形式可分为四个种类，这些装置中重点为如何将反应气体均匀送入，故需在反应气体的流动与基板位置上用心改进。当为水平时，则基板倾斜；当为纵型时，着反应气体由中心吹出
10、，且使基板夹具回转。而汽缸型亦可同时收容多数基板且使夹具旋转。为扩散炉型时，在基板的上游加有混和气体使成乱流的装置。6e8D+5L;g3j2F0u.t8半导体,芯片,集成电路,设计, 版图,晶圆, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fablessp6g7D;f+f;y8E:M2 低压 CVD (Low Pressure CVD)半导体, 芯片,集成电路,设计,
11、 版图,芯片, 制造,工艺,制程, 封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless$E(J0I/G*f;T:d7C#X!s$h!b4t7此方法是以常压 CVD 为基本，欲改善膜厚与相对阻抗值及生产所创出的方法。主要特征：(1) 由于反应室内压力减少至 10-1000Pa 而反应气体，载气体的平均自由行程及扩散常数变大，因此，基板上的膜厚及相对阻抗分布可大为改善。反应气体的消耗亦可减少；(2)反应室成
12、扩散炉型，温度控制最为简便，且装置亦被简化，结果可大幅度改善其可靠性与处理能力(因低气压下，基板容易均匀加热)，因基可大量装荷而改善其生产性。半导体,芯片,集成电路, 设计,版图,晶圆,制造,工艺,制程, 封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless8C/p#l/;|9S0|$j(h;t;m5Dl:u#e.M)v!b3p%y:|7Z!V9i8D半导体,芯片,集成电路,设计,
13、版图,晶圆, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless-X:F4-:q5w3 热 CVD (Hot CVD)/(thermal CVD)s#X4b3U%!H7|此方法生产性高，梯状敷层性佳( 不管多凹凸不平，深孔中的表面亦产生反应，及气体可到达表面而附着薄膜)等，故用途极广。膜生成原理，例如由挥发性金属卤化物(MX)及金属有机化合物(MR)等在高温中气
14、相化学反应(热分解，氢还原、氧化、替换反应等) 在基板上形成氮化物、氧化物、碳化物、硅化物、硼化物、高熔点金属、金属、半导体等薄膜方法。因只在高温下反应故用途被限制，但由于其可用领域中，则可得致密高纯度物质膜，且附着强度极强，若用心控制，则可得安定薄膜即可轻易制得触须(短纤维)等，故其应用范围极广。热 CVD 法也可分成常压和低压。低压 CVD 适用于同时进行多片基片的处理，压力一般控制在 0.25-2.0Torr 之间。作为栅电极的多晶硅通常利用 HCVD 法将 SiH4 或 Si2H。气体热分解（约650 oC）淀积而成。采用选择氧化进行器件隔离时所使用的氮化硅薄膜也是用低压 CVD 法，
15、利用氨和SiH4 或 Si2H6 反应面生成的，作为层间绝缘的 SiO2 薄膜是用 SiH4 和 O2 在 400 -4500 oC 的温度下形成半导体,芯片, 集成电路 ,设计,版图,晶圆, 制造,工艺,制程,封装, 测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless!S3k:3z.)p(T!E%P!|SiH4 + O2 -SiO2 + 2H2 #W8T7W7k/a3d*H!9Mt!i
16、&L+/e!z/kI或是用 Si(OC2H5)4 (TEOS: tetra ethoxy silanc )和 O2 在 750 oC 左右的高温下反应生成的，后者即采用 TEOS 形成的 SiO2 膜具有台阶侧面部被覆性能好的优点。前者，在淀积的同时导入 PH3 气体，就形成 磷硅玻璃（PSG： phosphor silicate glass）再导入 B2H6 气体就形成 BPSG(borro phosphor silicate glass)膜。这两种薄膜材料，高温下的流动性好，广泛用来作为表面平坦性好的层间绝缘膜。R.y&0dN*k;Y4 电浆增强 CVD (Plasma Enhanced CVD),|*U
