《基于vhdl的数字跑表技术.doc》由会员分享，可在线阅读，更多相关《基于vhdl的数字跑表技术.doc（56页珍藏版）》请在金锄头文库上搜索。
1、基于VHDL的数字跑表技术摘 要跑表用于测量较短且较精确的时间，在体育竞赛中有着广泛的应用。本文分析了体育用跑表的设计原理及设计的具体过程。将跑表分为五个模块：键输入模块、分频模块、控制模块、计时模块和显示模块。跑表由各个模块通过合理的连接关系来实现，各模块及跑表功能最终都由VHDL语言来描述。借助Altera公司开发的EDA工具MAX+plus 作为编译、仿真平台，并利用EPF10K10LC84-4器件完成跑表的CPLD实现。关键词：跑表；VHDL语言；MAX+plus ；CPLDABSTRACTStopwatch, which is used to measure shorter and
2、more accurate time, has a wide application in sport game. This paper introduces the design principles and design process of the stopwatch. The stopwatch consists of five modules, that is, key input module, sub-frequency module, control module, timing module and display module. The stopwatch is achie
3、ved by connecting each module. The function of each module and the stopwatch is described through VHDL language. With the help of Alteras MAX + plus software simulation platform, an EDA developing tool used to compile and simulate, EPF10K10LC84-4 device is used to complete the CPLD implementation of
4、 the stopwatch.Keywords: Stopwatch; VHDL language; MAX + plus ; CPLD目 录1. 绪 论41.1 引 言41.2 CPLD概述42. 实验的软件环境52.1 MAX+plus软件52.1.2 MAX+plus简介52.1.2 MAX+plus的设计环境62.1.3 MAX+plus设计流程82.2 VHDL语言82.2.1 VHDL语言概要82.2.2 VHDL程序的结构103. 跑表的设计113.1跑表的功能描述113.2顶层设计的VHDL源代码133.2.1顶层实体设计及VHDL源代码133.2.2顶层结构体的设计及VHDL
5、源代码143.3跑表各个模块的分析及其VHDL源代码203.3.1键输入模块203.3.2时钟分频模块223.3.3控制模块263.3.4跑表计时模块283.3.5跑表显示模块343.4 仿真结果424. 结 语46致 谢47参考文献48第一章 绪 论1.1 引 言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤
6、大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些
7、，都是以钟表数字化为基础的。因此，研究数字跑表及扩大其应用，有着非常现实的意义。 通过数字跑表的设计，巩固计算机组成原理课程，理论联系实际，提高分析、解决计算机技术的实际问题的独立工作能力；掌握用VHDL语言编制简单的小型模块，学会跑表的设计方法,熟悉集成电路的使用方法,初步掌握数字跑表的设计方法并实现时间的显示和校对，并能对数字跑表进行扩展。数字跑表是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字跑表从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，此次设计与制作数字
8、跑表就是为了了解跑表的原理，从而学会制作数字跑表.而且通过跑表的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字跑表包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.2 CPLD概述CPLD ( Complex Programmable Logic Device ) 复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件
9、，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。CPLD主要是由可编程逻辑宏单元 ( MC，Macro Cell ) 围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，
10、因此被广泛应用于产品的原型设计和产品生产 ( 一般在10,000件以下 ) 之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。1.3 课题设计内容应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了系统的开发时间,提高了工作效率。本文介绍一种以FPGA为核心,以VHDL为开发工具的数字秒表,并给出源程序和仿真结果。系统功能要求：(1) 具有时钟秒表系统功能要求显示功能,用4 个数码管分别显示秒和百分秒;(2) 具有3 种功能状态:系统时间运行状态,系统时间至零状态,
11、时钟正常显示状态,通过输入控制信号可以使系统在这3 个状态之间切换,使数码管显示相应状态的时间;(3) 开启时间设定、关闭时间设定可通过控制信号中的时间调节来设置,在秒设置方面每按一下,秒就会自动加1 ,采用60 进制计数,当计数到59 时又会恢复为00 ;百分秒设置方面每按一下,百分秒会自动加1 ,采用100 进制计数,当计数到99 时,向上进位并恢复00 。系统时间可以同单独的至零信号,将数码管显示时间直接恢复到00. 00状态。本系统采用的FPGA 芯片为Altera 公司的EPF10K10LC84-4,用VHDL 和MAX+plus 软件工具开发,设计输入完成后,进行整体的编译和逻辑仿
12、真,然后进行转换、延时仿真生成配置文件,最后下载至FPGA 器件,完成结果功能配置,实现其硬件功能。第二章 实验的软件环境Altera的器件能达到最高的性能和集成度，不仅仅是因为它采用了先进的工艺和新的逻辑结构，还在于它提供了现代化的设计工具。MAX+plus可编程逻辑开发软件提供了一种与结构无关的设计环境，它使Altera通用PLD系列设计者能方便地进行设计输入、快速处理和器件编程。2.1 EDA的介绍 电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世
13、纪90年代初从CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言VHDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局、仿真。直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。随着大规模集成电路技术和计算机技术的不断发展，在涉及工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升，电子类的高新技术项目的开发也日益依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术常常使一些原来的技术
14、瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性能价格比大幅度提高。所以EDA技术将成为电子设计领域中的极其重要的组成部分。EDA技术的发展始于70年代，至今经历了三个阶段。电子线路的CAD(计算机辅助设计)是EDA发展的初级阶段，是高级EDA系统的重要组成部分。它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印刷电路板图:采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的烦琐重复劳动但自动化程度低，需要人工干预整个设计过程。这类专用软件大多数以机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于
15、工程设计。80年代初期，EDA技术开始设计过程的分析，推出了以仿真(逻辑模拟、定时分析和故障仿真)和自动布局与布线为核心的EDA产品，这一阶段的EDA己把一系列计算机学科的最新成果引入电子设计，形成了CAE计算机辅工程。其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。CAE这种以原理图为基础的EDA系统，虽然直观，且易于理解，但对复杂的电子设计很难达到要求，也不宜于设计的优化。所以，90年代出现了以自动综合器和硬件描述语言为基础，全面支持电子设计自动化的ESDA(电子系统设计自动化)，既高级EDA阶段，也就是目前所说的EDA。过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom Up)的方式，设计者先对系统结构分块，直接进行电路级的设计。这种设计方法使设计者不能预测下一阶段的问题，而且每一阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指标，不能保证一举成功。EDA技术高级阶段采用二种新的设计概念，自顶而下(Top Down)的设计方式和并行工程的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。此阶段EDA技术的主要特征是支持高级
